特許
J-GLOBAL ID:200903046288429753
半導体装置及びその製造方法
発明者:
出願人/特許権者:
代理人 (1件):
竹村 壽
公報種別:公開公報
出願番号(国際出願番号):特願2004-294532
公開番号(公開出願番号):特開2006-108460
出願日: 2004年10月07日
公開日(公表日): 2006年04月20日
要約:
【課題】 半導体素子と配線基板をフリップチップ接続した後及び樹脂封止した後に発生する膨張率差を伴った応力による配線基板の反りを十分抑制できる半導体装置を提供する。【解決手段】 半導体素子1は、絶縁性コア基板2とこのコア基板の表裏両面に形成され配線パターンを有する絶縁層からなるビルドアップ層3とから構成された配線基板にフリップチップ接続されている。半導体素子1が搭載されている領域の周辺に、半導体素子1を囲むようにしてコア基板2に帯状の弾性体5が埋め込まれている。半導体素子をフリップチップ接続した後及びアンダーフィル樹脂などの樹脂封止体9を樹脂封止した後に発生する熱膨張率差に伴う応力による配線基板の反りが弾性体5により抑制される。【選択図】 図1
請求項(抜粋):
半導体素子と、
前記半導体素子がフリップチップ接続により搭載され、絶縁性コア基板及びこのコア基板の表裏両面に形成され配線パターンを有する絶縁層から構成された配線基板とを具備し、
前記半導体素子が搭載されている領域の周辺に、前記半導体素子を囲むようにして前記コア基板に帯状の弾性体が埋め込まれていることを特徴とする半導体装置。
IPC (2件):
FI (2件):
H01L21/60 311W
, H01L23/12 501B
Fターム (6件):
5F044KK03
, 5F044MM04
, 5F044MM06
, 5F044MM08
, 5F044MM48
, 5F044RR18
引用特許:
出願人引用 (3件)
-
多層プリント配線基板およびその実装構造体
公報種別:公開公報
出願番号:特願平6-091200
出願人:株式会社日立製作所
-
多層配線基板
公報種別:公開公報
出願番号:特願2000-026346
出願人:株式会社デンソー
-
半導体装置
公報種別:公開公報
出願番号:特願2001-090922
出願人:株式会社東芝
前のページに戻る