特許

J-GLOBAL ID：200903046381110651

多相信号発生器

発明者： 田上 仁之
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 酒井 宏明
公報種別：公開公報
出願番号（国際出願番号）：特願2001-343144
公開番号（公開出願番号）：特開2003-152512
出願日： 2001年11月08日
公開日（公表日）： 2003年05月23日
要約：

【要約】【課題】 回路の小型化と低消費電力化を実現することが可能な多相信号発生器を得ること。【解決手段】 本発明の多相信号発生器は、入力信号に予め定められた第1の位相遅延を付加する第1の遅延回路11と、一方の入力端子に入力された前記入力信号と他方の入力端子に入力された前記遅延手段出力の信号との位相差に応じて規定される出力位相、を有する第1の出力信号を生成する第1の位相補間回路21と、一方の入力端子に入力された前記遅延手段出力の信号と他方の入力端子に入力された前記入力信号の反転信号との位相差に応じて規定される出力位相、を有する第2の出力信号を生成する第2の位相補間回路22と、を備えることを特徴とする。

請求項（抜粋）：

入力信号に予め定められた位相遅延を付加する遅延付加手段と、一方の入力端子に入力された前記入力信号と他方の入力端子に入力された前記遅延付加手段出力の信号との位相差に応じて規定される出力位相、を有する第1の出力信号を生成する第1の出力信号生成手段と、一方の入力端子に入力された前記遅延付加手段出力の信号と他方の入力端子に入力された前記入力信号の反転信号との位相差に応じて規定される出力位相、を有する第2の出力信号を生成する第2の出力信号生成手段と、を備えることを特徴とする多相信号発生器。

Fターム (10件)：

5J039EE04 ,  5J039EE10 ,  5J039KK13 ,  5J039KK16 ,  5J039KK18 ,  5J039MM01 ,  5J039MM02 ,  5J039MM04 ,  5J039MM16 ,  5J039NN01

引用特許：

審査官引用 (1件)

• 位相差信号発生回路並びにこれを用いた多相クロック発生回路及び集積回路
  公報種別：公開公報   出願番号：特願2000-337057   出願人：日本電気株式会社

引用文献：

審査官引用 (4件)

• 「A Semidigital Dual Delay-Locked Loop」
• 「2.5GHz 4-phase Clock Generator with Scalable and No Feedback Loop Architecture」
• 「フィードバック制御不要で多相化可能な2.5GHz 4相クロック発生器の開発」
• 「DIGITAL SYSTEMS ENGINEERING」, 1998, pp604-606