特許

J-GLOBAL ID：200903046416865197

半導体素子

発明者： 齋藤 渉 ,  大村 一郎
出願人/特許権者： 株式会社東芝
代理人 (1件)： 伊丹 勝
公報種別：公開公報
出願番号（国際出願番号）：特願2005-083195
公開番号（公開出願番号）：特開2006-269586
出願日： 2005年03月23日
公開日（公表日）： 2006年10月05日
要約：

【課題】 高い耐圧を維持しつつオン抵抗を低減化することができる半導体素子を提供する。【解決手段】 GaNチャネル層1上にAlGaNバリア層2が形成され、この上にソース電極3、ドレイン電極4が形成され、この2つの電極に挟まれた位置に、バリア層2とショットキー接合を形成するゲート電極5が形成されている。ゲート電極2は、長手部分と短手部分が周期的に現れる櫛型形状を有する。【選択図】 図1

請求項（抜粋）：

第1の窒化物半導体からなる第1の半導体層と、 前記第1の半導体層上に形成され前記第1の窒化物半導体とはバンドギャップが異なる第2の窒化物半導体からなる第2の半導体層と、 前記第2の半導体層に接続された第1の主電極と、 前記第2の半導体層に接続された第2の主電極と、 前記第2の半導体層の前記第1及び第2の主電極の間の位置に接続された制御電極と を有する半導体素子において、 前記制御電極が、前記第1の主電極と前記第2の主電極とを結ぶ第1方向の長さに関し、第1の長さを有する第1部分と、この第1の長さより短い第2の長さを有する第2部分とを備え、この第1部分と第2部分とが前記第1方向と交わる第2方向において周期的に形成され、かつ 前記制御電極と前記第2の主電極との間の距離が前記第2方向において周期的に変化するように構成された ことを特徴とする半導体素子。

IPC (9件)：

H01L 21/338 ,  H01L 29/812 ,  H01L 29/872 ,  H01L 29/47 ,  H01L 29/41 ,  H01L 29/423 ,  H01L 29/49 ,  H01L 29/78 ,  H01L 29/778

FI (8件)：

H01L29/80 L ,  H01L29/48 D ,  H01L29/44 P ,  H01L29/58 Z ,  H01L29/58 G ,  H01L29/80 B ,  H01L29/78 301B ,  H01L29/80 H

Fターム (41件)：

4M104AA04 ,  4M104AA07 ,  4M104CC03 ,  4M104FF10 ,  4M104FF11 ,  4M104FF27 ,  4M104GG03 ,  4M104GG09 ,  4M104GG10 ,  4M104GG12 ,  4M104GG14 ,  4M104HH18 ,  5F102FA00 ,  5F102FA01 ,  5F102FA02 ,  5F102FA08 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GD10 ,  5F102GL04 ,  5F102GM04 ,  5F102GM07 ,  5F102GQ01 ,  5F102GR04 ,  5F102GR12 ,  5F102GS07 ,  5F102GS09 ,  5F102GV05 ,  5F102GV06 ,  5F140AA21 ,  5F140AA24 ,  5F140AA25 ,  5F140AA30 ,  5F140BA06 ,  5F140BF43 ,  5F140BF44 ,  5F140BF51 ,  5F140BF53 ,  5F140BH30 ,  5F140CD09

引用特許：

出願人引用 (1件)

• 化合物半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願2003-017308   出願人：富士通株式会社