特許

J-GLOBAL ID：200903046456072246

半導体記憶装置及びその製造方法

発明者： 栗原 英男 ,  飯島 光輝 ,  板野 清義 ,  千田 哲也
出願人/特許権者： 富士通株式会社
代理人 (1件)： 國分 孝悦
公報種別：公開公報
出願番号（国際出願番号）：特願平11-250780
公開番号（公開出願番号）：特開2001-077215
出願日： 1999年09月03日
公開日（公表日）： 2001年03月23日
要約：

【要約】【課題】 キャリアの注入位置を異ならせて2ビットの情報を記録する半導体記憶装置において、書き込み、消去不良の発生を抑止して信頼性を向上させる。【解決手段】 p型シリコン半導体基板1の表面領域に形成された1対の不純物拡散層6と、1対の不純物拡散層6間におけるp型シリコン半導体基板1上にゲート酸化膜7を介して形成されたゲート電極(多結晶シリコン膜8、タングステンシリサイド膜9)とを備えた不揮発性半導体メモリであって、ゲート酸化膜7の両端部にシリコン窒化膜4が形成され、1対の不純物拡散層6のそれぞれに近接する位置のキャリアトラップ特性が局部的に高く形成されている。この構成により、ゲート酸化膜7の両端以外にキャリアが注入されることを抑止でき、情報を確実に記録、保持することが可能となり、書き込み不良又は消去不良の発生を防止して信頼性を向上させることが可能となる。

請求項（抜粋）：

半導体基板の表面領域に形成された1対の不純物拡散層と、前記1対の不純物拡散層間における前記半導体基板上にゲート絶縁膜を介して形成されたゲート電極とを備え、前記ゲート電極に所定電圧を印加することにより前記ゲート絶縁膜にキャリアを捕獲するように成された半導体記憶装置であって、前記ゲート絶縁膜は、前記1対の不純物拡散層のそれぞれに近接する位置におけるキャリアトラップ特性が他の領域に比して高くなるように形成されていることを特徴とする半導体記憶装置。

IPC (4件)：

H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 27/115

FI (2件)：

H01L 29/78 371 ,  H01L 27/10 434

Fターム (27件)：

5F001AA14 ,  5F001AA18 ,  5F001AA80 ,  5F001AB02 ,  5F001AC04 ,  5F001AC06 ,  5F001AD19 ,  5F001AF06 ,  5F001AF07 ,  5F001AF20 ,  5F001AG02 ,  5F001AG12 ,  5F001AG21 ,  5F001AG23 ,  5F001AG24 ,  5F001AG29 ,  5F001AG40 ,  5F083EP18 ,  5F083ER02 ,  5F083ER05 ,  5F083ER09 ,  5F083ER11 ,  5F083ER30 ,  5F083GA21 ,  5F083PR33 ,  5F083PR36 ,  5F083ZA21

引用特許：

審査官引用 (3件)

• 不揮発性記憶装置
  公報種別：公開公報   出願番号：特願平3-309179   出願人：川崎製鉄株式会社
• 特開昭60-161674
  
• 特開昭48-073086