特許

J-GLOBAL ID：200903046509974778

半導体装置およびその製造方法

発明者： 杉浦 三津夫
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 村山 光威
公報種別：公開公報
出願番号（国際出願番号）：特願2000-086812
公開番号（公開出願番号）：特開2001-274234
出願日： 2000年03月27日
公開日（公表日）： 2001年10月05日
要約：

【要約】【課題】 SOI構造の半導体装置の製造方法であって、同一基板上に複数の安定した特性の素子を有する高品質の半導体装置を高密度に製造する。【解決手段】 第1の埋め込みSiO2層3a上に所定の厚さの単結晶シリコン層1を有するSOI基板に、酸素イオンを選択的に注入して、浅い部分に埋め込まれた第2の埋め込みSiO2層3bを形成する。次いで、深いトレンチ分離4を形成して第1領域7と第2領域8に分離し、第1領域7における厚さの厚い単結晶シリコン層上にはバイポーラトランジスタを、第2領域8における埋め込みSiO2層3b上の厚さの薄い単結晶シリコン層8a上にはSOI-MOSトランジスタを形成する。

請求項（抜粋）：

半導体基板と、前記半導体基板上に設けられた第1の埋め込み絶縁層と、前記第1の埋め込み絶縁層上に設けられた単結晶半導体層と、前記単結晶半導体層を第1領域と第2領域に電気的に分離する分離層と、前記第2領域の単結晶半導体層中の浅い部分に埋め込まれた第2の埋め込み絶縁層とを有し、前記第1領域における厚さの厚い単結晶半導体層と前記第2領域における前記第2の埋め込み絶縁層上の厚さの薄い単結晶半導体層とを備えていることを特徴とする半導体装置。

IPC (7件)：

H01L 21/76 ,  H01L 21/762 ,  H01L 21/8249 ,  H01L 27/06 ,  H01L 27/08 331 ,  H01L 27/12 ,  H01L 29/786

FI (8件)：

H01L 27/08 331 E ,  H01L 27/12 L ,  H01L 21/76 R ,  H01L 21/76 L ,  H01L 21/76 D ,  H01L 27/06 321 C ,  H01L 29/78 613 Z ,  H01L 29/78 621

Fターム (48件)：

5F032AA06 ,  5F032AA09 ,  5F032AA35 ,  5F032AA45 ,  5F032AA47 ,  5F032BA01 ,  5F032BA03 ,  5F032BA06 ,  5F032CA17 ,  5F032CA18 ,  5F032CA24 ,  5F032CA25 ,  5F032DA02 ,  5F032DA22 ,  5F032DA53 ,  5F032DA60 ,  5F032DA71 ,  5F048AA05 ,  5F048AA07 ,  5F048AA10 ,  5F048AC01 ,  5F048AC05 ,  5F048BA16 ,  5F048BB05 ,  5F048BD04 ,  5F048BG14 ,  5F048CA04 ,  5F048CA14 ,  5F048CA15 ,  5F110AA26 ,  5F110BB04 ,  5F110CC02 ,  5F110DD05 ,  5F110DD13 ,  5F110DD24 ,  5F110EE09 ,  5F110GG02 ,  5F110GG12 ,  5F110GG32 ,  5F110GG52 ,  5F110HJ01 ,  5F110HJ13 ,  5F110HJ23 ,  5F110NN62 ,  5F110NN65 ,  5F110NN71 ,  5F110QQ11 ,  5F110QQ17

引用特許：

審査官引用 (5件)

• 特開平4-343248
  
• 特開平2-007467
  
• SIMOX基板、SIMOX基板の製造方法及び半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平6-308693   出願人：松下電器産業株式会社
• 特開平4-343248
  
• 特開平2-007467