特許

J-GLOBAL ID：200903046581951855

同期整流回路

発明者： 山田 慎吾
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-336649
公開番号（公開出願番号）：特開平7-194105
出願日： 1993年12月28日
公開日（公表日）： 1995年07月28日
要約：

【要約】【目的】同期整流回路において、整流用MOSFETの寄生ダイオードが導通することにより生じる逆回復現象を防止する。【構成】バックゲート1と分離された絶縁ゲート4を有する横型MOSFETを、バックゲート1を負バイアスとして整流用MOSFETとして使用する。これにより、回生電流が寄生ダイオードに流れることを防ぎ、逆回復現象の発生を防ぐ。

請求項（抜粋）：

平滑コンデンサと負荷との並列接続回路に、インダクタンスを介して、ダイオードと整流用電界効果トランジスタとを並列接続し、電源からの電圧をオン・オフして前記電界効果トランジスタに供給するスイッチング用電界効果トランジスタを備えた同期整流回路において、前記整流用電界効果トランジスタは、バックゲートと分離された絶縁ゲート構造を有し、前記バックゲートに逆バイアスを印加する手段を設けたことを特徴とする同期整流回路。

IPC (2件)：

H02M 3/28 ,  H02M 7/21

引用特許：

審査官引用 (1件)

• 同期整流回路
  公報種別：公開公報   出願番号：特願平5-223081   出願人：株式会社日立製作所