特許
J-GLOBAL ID：200903046619245313

半導体検査装置、半導体検査装置用マザーボード及び半導体検査方法

発明者：
板垣 卓男

板垣 卓男 について


出願人/特許権者：
株式会社東京カソード研究所

株式会社東京カソード研究所 について


代理人 (2件)： 吉田 研二 ,  石田 純
公報種別：公開公報
出願番号（国際出願番号）：特願2002-292898
公開番号（公開出願番号）：特開2004-125707
出願日： 2002年10月04日
公開日（公表日）： 2004年04月22日
要約：
【課題】いままでテスターの中に設置していたマルチプレクサをマザーボードに移すことによって配線数を大幅に削減することができ、これにより、システムの簡素化並びにコストの削減を実現することができるうえ、マザーボードとテスターとの接続の問題を解消することができる半導体検査装置を提供する。【解決手段】複数の行×列チャンネルのマトリクス1に複数のPチャネルFET2が配置され、複数の行×列チャンネルのマトリクス3に複数のNチャネルFET4が配置され、1チャンネルに対してPチャネルFET2とNチャネルFET3とを接続した上で各マトリクス1,3を重ねてドレインを共通接続した。【選択図】 図1
請求項（抜粋）：
複数の行×列チャンネルのマトリクスに複数のPチャネルFETが配置され、複数の行×列チャンネルのマトリクスに複数のNチャネルFETが配置され、1チャンネルに対して前記PチャネルFETとNチャネルFETとを接続した上で前記各マトリクスを重ねてドレインを共通接続したことを特徴とする半導体検査装置。
IPC (1件)：
G01R31/28
FI (2件)：
G01R31/28 J ,  G01R31/28 H
Fターム (6件)：
2G132AA00 ,  2G132AE11 ,  2G132AE25 ,  2G132AF02 ,  2G132AF18 ,  2G132AL00
引用特許：
審査官引用 (2件)

前のページに戻る

TOP

BOTTOM