特許
J-GLOBAL ID：200903046662402520
ESD保護回路
発明者：
,
出願人/特許権者：
代理人 (3件)：
山本 秀策
, 安村 高明
, 森下 夏樹
公報種別：公表公報
出願番号（国際出願番号）：特願2008-531442
公開番号（公開出願番号）：特表2009-513040
出願日： 2006年09月19日
公開日（公表日）： 2009年03月26日
要約：
電圧過負荷保護回路、RF入力ピン用ESD保護回路、および分布増幅器用ユニット保護セルとして使用するための、改善された保護回路が提供される。好ましくは、上記保護回路は、スイッチをトリガするために使用される正閾値電圧トリガを含み、該トリガは抵抗器と直列のダイオードストリングを含み、該スイッチは単一のリバースダイオードと直列のバイポーラトランジスタを含む。あるいは、前記トリガは、単一のダイオードと単一の抵抗器とを含み、単一のリバースダイオードと直列のダーリントンペアトランジスタをトリガするために使用される。別の実施形態では、ダーリントンペアトランジスタスイッチはコンデンサによりトリガされる。分布増幅器との使用において、上記ESD保護回路は、好ましくは分布増幅器の擬似伝送線内に組み込まれる。
請求項（抜粋）：
正電圧閾値トリガと、
該正電圧閾値トリガに結合されたスイッチと
を備える、過負荷保護回路。
IPC (1件)：
FI (1件)：
Fターム (16件)：
5J500AA01
, 5J500AA04
, 5J500AA41
, 5J500AC57
, 5J500AF01
, 5J500AH02
, 5J500AH19
, 5J500AH25
, 5J500AH29
, 5J500AH33
, 5J500AH39
, 5J500AM06
, 5J500AS14
, 5J500AT02
, 5J500AT03
, 5J500PG01
