特許
J-GLOBAL ID：200903046679676135
メモリ装置
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
作田 康夫
公報種別：公開公報
出願番号（国際出願番号）：特願2002-194084
公開番号（公開出願番号）：特開2003-323352
出願日： 2002年07月03日
公開日（公表日）： 2003年11月14日
要約：
【要約】【課題】不良領域を含む不揮発性メモリ及び揮発性メモリにおいて、効率的かつ高速な不良代替方式の実現を目的とする。【解決手段】値を記録するメモリセルと、そのメモリセルに含まれる不良状況を記録管理する機能と、ホストシステムとのそれらの機能のインタフェースを行う機能を搭載する不揮発性或いは揮発性メモリにおいて、メモリセルを複数の領域に分割し、それぞれの領域に対して個別に不良管理を行う手段と、ホストシステムがアクセスした場合に、管理情報を参照して不良領域へのアクセスを代替する手段と、これらの手段を用いることで不良を含むメモリセルをホストシステムから見かけ上、不良が存在しないように見せる手段とを設ける。
請求項（抜粋）：
情報を特定の単位でアクセスすることが可能な、不良領域を含む不揮発性或いは揮発性の記録部と、前記記録部を制御する記録部制御回路と、前記記録部と送受信するデータを一時的に記録するバッファメモリと、前記記録部内の前記不良領域を管理するための情報を保存する揮発性メモリと、前記揮発性メモリの情報を処理する不良管理回路と、ホストシステムからのアクセスを処理し、前記記録部制御回路と前記不良管理回路に動作指示を出すインタフェース制御回路を有するメモリ装置において、前記記録部を仮想的に複数の領域に分割して個別に管理する手段と、分割単位ごとにその領域内に含まれる不良領域と、今後発生する可能性のある不良領域を置き換えるための代替領域を確保し管理する手段と、不良領域へ前記ホストシステムがアクセスしたときに、前記代替領域をアクセスさせるためにアクセス先を変換する手段とを有するメモリ装置。
IPC (5件)：
G06F 12/16 310
, G06F 12/16
, G11C 16/02
, G11C 16/06
, G11C 29/00 601
G06F 12/16 310 Q
, G06F 12/16 310 A
, G11C 29/00 601 C
, G11C 17/00 601 E
, G11C 17/00 639 Z
5B018GA04
, 5B018GA06
, 5B018HA01
, 5B018HA35
, 5B018KA01
, 5B018KA14
, 5B018NA06
, 5B018QA14
, 5B018QA15
, 5B018RA03
, 5B025AA01
, 5B025AD13
, 5B025AE05
, 5B025AE08
, 5L106AA10
, 5L106BB12
, 5L106CC16
, 5L106CC32
, 5L106FF04
, 5L106FF05
, 5L106GG05
