特許

J-GLOBAL ID：200903046732595657

半導体集積回路設計方法と半導体集積回路

発明者： 河合 忠行
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 森本 義弘
公報種別：公開公報
出願番号（国際出願番号）：特願2000-334041
公開番号（公開出願番号）：特開2002-141471
出願日： 2000年11月01日
公開日（公表日）： 2002年05月17日
要約：

【要約】【課題】 製品動作を保証するため電源電圧および温度の一定範囲での動作確認を行っているが、ワーストケース以外の条件ではドライバの駆動能力が過大なものになっている。【解決手段】 遅延部分19が遅延素子と配線遅延よりなり温度または電圧の変化に対応して切換信号を出力する検出回路1と、遅延部分23が前記検出回路内の動作切換素子と配線遅延よりなり、それぞれ異なる駆動能力を持つ複数のバッファーを有する出力回路2とを備え、予め遅延素子4〜6の遅延時間をそれぞれ異なる時間に設定するとともに、配線遅延20〜22および24〜26を配置配線後に遅延時間を各系統毎に計算し遅延時間が均等になるよう調整する。電源電圧または温度の変化とともに遅延時間が変動するのでフリップフロップ7〜9によりクロックの立ち上がりエッジで観測し後段の出力ドライバ10〜12から必要な駆動能力を持つものを1〜複数個選択し入力信号を伝搬させる動的な自己切換機能を備える。

請求項（抜粋）：

遅延時間が互いに異なる遅延素子を有し温度または電圧の変化に対応して切換信号を出力する複数系統の検出回路と、それぞれ異なる駆動能力のバッファーを有し前記検出回路からの切換信号に基づいて使用するドライバが切り換えられる複数系統の出力回路とを備え、前記検出回路と前記出力回路で構成される各系統における配線遅延量の差が小さくなるように、最も配線遅延量が大きな系統の配線遅延量に近づくように残りの系統の配線レイアウトを設定した回路ブロックを有する半導体集積回路。

IPC (6件)：

H01L 27/04 ,  H01L 21/822 ,  G06F 17/50 656 ,  G06F 17/50 658 ,  H01L 21/82 ,  H03K 19/0175

FI (5件)：

G06F 17/50 656 D ,  G06F 17/50 658 U ,  H01L 27/04 M ,  H01L 21/82 S ,  H03K 19/00 101 F

Fターム (44件)：

5B046AA08 ,  5B046BA05 ,  5B046BA06 ,  5B046JA03 ,  5B046KA06 ,  5F038CA03 ,  5F038CD09 ,  5F038DF07 ,  5F038DF17 ,  5F038DT12 ,  5F038EZ08 ,  5F038EZ09 ,  5F038EZ10 ,  5F038EZ20 ,  5F064BB19 ,  5F064BB26 ,  5F064BB33 ,  5F064BB40 ,  5F064DD02 ,  5F064DD14 ,  5F064DD39 ,  5F064EE02 ,  5F064EE03 ,  5F064EE08 ,  5F064EE14 ,  5F064EE15 ,  5F064EE16 ,  5F064EE47 ,  5F064FF09 ,  5F064FF36 ,  5F064HH06 ,  5F064HH09 ,  5F064HH10 ,  5F064HH12 ,  5J056AA04 ,  5J056AA39 ,  5J056BB28 ,  5J056BB40 ,  5J056EE15 ,  5J056FF01 ,  5J056FF08 ,  5J056HH00 ,  5J056HH03 ,  5J056KK00

引用特許：

審査官引用 (4件)

• 特開平4-333261
  
• 半導体装置
  公報種別：公開公報   出願番号：特願平6-038416   出願人：三菱電機株式会社
• LSI設計方法と機能記述方法
  公報種別：公開公報   出願番号：特願平10-245903   出願人：松下電器産業株式会社
• 半導体集積回路のレイアウト設計方法
  公報種別：公開公報   出願番号：特願平7-113457   出願人：ヤマハ株式会社