ダイナミック・ランダム・アクセス・メモリ(DRAM)

発明者： ,
出願人/特許権者：
代理人 (1件)：石田敬 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-054147
公開番号（公開出願番号）：特開2001-243772
出願日： 2000年02月29日
公開日（公表日）： 2001年09月07日
要約：

【要約】【課題】入力信号の遷移の検出に応じてメモリセルアレイへのアクセス動作を行う複数の個別動作回路とを備え、入力信号にグリッチが発生しても致命的な誤動作が発生しないDRAMの実現。【解決手段】メモリセルアレイ10と、入力信号の遷移を検出するATD回路14と、ATD回路の発生する検出信号に応じてメモリセルアレイへのアクセス動作を行う複数の個別動作回路19-29 とを備えるDRAMにおいて、複数の個別動作回路のATD信号に応じて動作を開始する可能性(感度)が異なり、不正データが書き込まれないように及び不正データを読み出さないように設定されている。

請求項（抜粋）：

メモリセルアレイと、入力信号の遷移を検出する検出回路と、該検出回路の発生する検出信号に応じて前記メモリセルアレイへのアクセス動作を行う複数の個別動作回路とを備えるダイナミック・ランダム・アクセス・メモリ(DRAM)において、前記複数の個別動作回路の前記検出信号に応じて動作を開始する感度が異なることを特徴とするダイナミック・ランダム・アクセス・メモリ。

IPC (2件)：

G11C 11/407 , G11C 11/403

FI (2件)：

G11C 11/34 354 C , G11C 11/34 371 J

Fターム (5件)：

5B024AA03 , 5B024BA21 , 5B024BA23 , 5B024BA29 , 5B024CA11

引用特許：

審査官引用 (10件)

半導体記憶装置
公報種別：公開公報出願番号：特願平9-186169 出願人：日本電気株式会社
特開昭61-267993
特開平2-101698

全件表示

前のページに戻る