特許
J-GLOBAL ID：200903046914342320
半導体装置
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
服部 毅巖
公報種別：公開公報
出願番号（国際出願番号）：特願2003-326367
公開番号（公開出願番号）：特開2005-064441
出願日： 2003年09月18日
公開日（公表日）： 2005年03月10日
要約：
【課題】 放熱性を損なうことなく高信頼性を確保する。【解決手段】 本発明の半導体装置では、電流経路と、半導体チップ1の熱を放熱する放熱経路として機能するリードフレーム6は、半導体チップ1または配線基板2の表面に固着する接合層との接合面であるチップ接合面7もしくは基板接合面8の近傍、または、応力が集中する角部近傍部分に、接合層または角部にかかる応力を遮断あるいは分散させる応力分散形状部を備える。この応力分散形状部により、少なくとも応力の一部が遮断あるいは低減され、半導体チップ1の発熱によって生じる熱応力が、脆弱もしくは軟質な接合層に及ぼす応力効果を低減させる。応力分散形状部には、応力の伝達を遮断あるいは低減させるため、例えば、スリット形状や面取りが施された面取り形状、穴抜きがされた穴抜き形状などがある。【選択図】 図1
請求項（抜粋）：
半導体チップの上面と配線基板との間を平板状あるいはブロック状のリードフレームによって接合してなる半導体装置において、
前記リードフレームは、前記リードフレームを前記半導体チップまたは前記配線基板表面に固着する接合層と接する接合面近傍、角部、もしくは前記リードフレーム途中に前記半導体チップからの熱によって生じる応力を遮断あるいは分散させる応力分散形状部を設け、前記応力の作用によって前記接合層に生じる熱歪みを低減させることを特徴とする半導体装置。
IPC (1件)：
FI (1件)：
Fターム (6件)：
5F036AA01
, 5F036BA23
, 5F036BC33
, 5F036BC35
, 5F036BD01
, 5F036BD03
出願人引用 (2件)
審査官引用 (6件)
全件表示
前のページに戻る
