半導体入出力保護装置

発明者：
出願人/特許権者：
代理人 (1件)：鈴木章夫
公報種別：公開公報
出願番号（国際出願番号）：特願平4-316232
公開番号（公開出願番号）：特開平6-151744
出願日： 1992年10月31日
公開日（公表日）： 1994年05月31日
要約：

【要約】【目的】 MISFETを保護素子とした半導体入出力保護装置における静電気保護耐量を向上する。【構成】半導体装置の入出力保護素子としてのMISFETQ1,Q2のドレインを入力又は出力となる端子1に接続し、ゲート及びソースをグランドGND又は電源Vddに接続し、更にバックゲートとグランド又は電源との間に抵抗R1,R2を接続する。これにより、MOSFETに寄生されるラテラルバイポーラトランジスタをオンし易くし、動作時の帰還量を増大させて放電抵抗の低下を図り、静電気保護能力を向上させる。

請求項（抜粋）：

MISFET集積回路の入力又は出力となる端子にドレインを接続し、グランド又は電源にゲート及びソースを接続したMISFETからなる保護素子を有する半導体入出力保護装置において、前記MISFETのバックゲートとグランド又は電源との間に抵抗を接続したことを特徴とする半導体入出力保護装置。

IPC (3件)：

H01L 27/092 , H01L 27/06 , H01L 29/784

FI (3件)：

H01L 27/08 321 H , H01L 27/06 311 C , H01L 29/78 301 K

引用特許：

審査官引用 (4件)

特開平3-076264
特開昭60-000767
特開昭62-069661

全件表示

前のページに戻る