特許
J-GLOBAL ID：200903047180476590

半導体記憶装置及びその駆動方法

発明者：
海原 一裕

海原 一裕 について

, 
加藤 剛久

加藤 剛久 について


出願人/特許権者：
松下電器産業株式会社

松下電器産業株式会社 について


代理人 (11件)： 前田 弘 ,  竹内 宏 ,  嶋田 高久 ,  竹内 祐二 ,  今江 克実 ,  藤田 篤史 ,  二宮 克也 ,  原田 智雄 ,  井関 勝守 ,  関 啓 ,  杉浦 靖也
公報種別：公開公報
出願番号（国際出願番号）：特願2006-000510
公開番号（公開出願番号）：特開2007-184350
出願日： 2006年01月05日
公開日（公表日）： 2007年07月19日
要約：
【課題】強誘電体膜における減分極電界の発生がほとんどなく、長期にわたり安定にデータを保持する半導体記憶装置を実現できるようにする。【解決手段】半導体記憶装置は、基板11の上に形成された第1の電極膜16と、第1の電極膜の上に強誘電体膜15及び絶縁膜12が積層されてなる積層膜18と、積層膜18の上に選択的に形成された第2の電極膜17とを備えている。積層膜18のうちの第1の電極膜16と接する膜の上面における第2の電極膜17を挟んで両側の領域には、強誘電体膜15と接するソース電極12及びドレイン電極13とが形成されている。第1の電極膜16と第2の電極膜17とは、仕事関数が異なる材料からなる。【選択図】図1
請求項（抜粋）：
基板の上に形成された第1の電極膜と、 前記第1の電極膜の上に形成され、強誘電体膜及び絶縁膜が積層されてなる積層膜と、 前記積層膜の上に選択的に形成された第2の電極膜と、 前記積層膜のうち前記第1の電極膜と接する膜の上に、前記積層膜の前記第1の電極膜と前記第2の電極膜とに挟まれた部分の少なくとも一部を両側から挟むように形成され且つ前記強誘電体膜と接するソース電極及びドレイン電極とを備え、 前記第1の電極膜と前記第2の電極膜とは、仕事関数が互いに異なる材料からなることを特徴とする半導体記憶装置。
IPC (4件)：
H01L 21/824 ,  H01L 27/105 ,  H01L 29/792 ,  H01L 29/788
FI (2件)：
H01L27/10 444A ,  H01L29/78 371
Fターム (17件)：
5F083FR05 ,  5F083GA06 ,  5F083HA10 ,  5F083JA14 ,  5F083JA15 ,  5F083JA17 ,  5F083JA36 ,  5F083JA38 ,  5F083JA42 ,  5F083JA43 ,  5F083PR21 ,  5F083PR23 ,  5F101BA62 ,  5F101BB02 ,  5F101BD12 ,  5F101BF02 ,  5F101BH02
引用特許：
出願人引用 (1件)

前のページに戻る

TOP

BOTTOM