半導体集積回路

発明者：
出願人/特許権者：
代理人 (1件)：志賀正武
公報種別：公開公報
出願番号（国際出願番号）：特願平9-203608
公開番号（公開出願番号）：特開平11-054020
出願日： 1997年07月29日
公開日（公表日）： 1999年02月26日
要約：

【要約】【課題】半導体集積回路上にヒューズ素子を用いた回路を構成しようとした場合に、ヒューズ素子および周辺回路に流れる電流を削減する。【解決手段】 PMOS素子31とNMOS素子32で構成されるインバータ52にヒューズ素子33を組み込みことにより、ヒューズ素子を直接流れる電流を削減する。また、後段にフリップフロツプ回路35を用いてヒューズの未切断・切断のセンスを行う。このとき、フリップフロツプ回路35の動作させるタイミングを内部の遅延回路34を用いて作成することにより、周辺回路内に流れる電流を削減する。

請求項（抜粋）：

入力信号に対し出力信号でヒューズ素子を切断または未切断かを判定するヒューズ回路を具備する半導体集積回路において、ヒューズ素子を少なくても1つ挿入し、前記ヒューズ素子を切断しない場合、前記入力信号に対して前記出力を反転し、前記ヒューズ素子を切断した場合、前記入力信号に関係なく前記出力を電源電位レベルまたは接地電位レベルに固定するヒューズ回路と、前記ヒューズ回路の出力を入力とするフリップフロツプ回路と、前記入力信号を遅延する遅延回路とを具備し、前記フリップフロツプ回路のクロック入力を前記遅延回路の出力とし、前記フリップフロツプから前記ヒューズ素子の切断の有無を示す情報を出力することを特徴とする半導体集積回路。

IPC (4件)：

H01H 85/30 , H01H 85/46 , H02H 3/08 , H02H 7/20

FI (4件)：

H01H 85/30 , H01H 85/46 , H02H 3/08 P , H02H 7/20 F

引用特許：

審査官引用 (4件)

特開平1-184796
特開平4-147494
半導体メモリ素子
公報種別：公開公報出願番号：特願平8-018656 出願人：エルジイ・セミコン・カンパニイ・リミテッド

全件表示

前のページに戻る