特許
J-GLOBAL ID：200903047272874044

半導体装置及びその製造方法

発明者：
平尾 秀司

平尾 秀司 について

, 
金山 秀哲

金山 秀哲 について


出願人/特許権者：
パナソニック株式会社

パナソニック株式会社 について


代理人 (1件)： 福井 豊明
公報種別：公開公報
出願番号（国際出願番号）：特願2008-034185
公開番号（公開出願番号）：特開2009-194195
出願日： 2008年02月15日
公開日（公表日）： 2009年08月27日
要約：
【課題】Ru材料をCu配線のバリアメタル膜として使用した際、CMP時にCu溶出の発生しないCu配線形成方法を提供する。【解決手段】層間絶縁膜上面の第1のバリアメタル上に形成された第2のバリアメタル膜(Ru膜)を除去する工程(d)と、前記工程(d)の後に、前記第1及び第2のバリアメタル膜上にシード銅(Cu)膜を堆積する工程(e)とを有する。このように、シード銅膜を形成する前に、上面の第2のバリアメタル膜を除去してしまうことにより、この第2のバリアメタル膜と銅との電池効果で、銅がスラリー中に溶出することを防ぐ。【選択図】図1
請求項（抜粋）：
半導体基板上の層間絶縁膜に形成された配線溝と、 前記配線溝の側壁及び底面に形成された第1のバリアメタル膜と、 前記配線溝の側壁において、第1のバリアメタル膜の上に形成された第2のバリアメタル膜と、 前記配線溝内に設けられ、銅膜を有する配線を有し、 前記配線溝の上端が上方へ向けて広がった傾斜形状であることを特徴とする、半導体装置。
IPC (2件)：
H01L 21/320 ,  H01L 23/52
FI (1件)：
H01L21/88 R
Fターム (40件)：
5F033HH07 ,  5F033HH11 ,  5F033HH12 ,  5F033HH21 ,  5F033HH32 ,  5F033JJ01 ,  5F033JJ07 ,  5F033JJ11 ,  5F033JJ12 ,  5F033JJ21 ,  5F033JJ32 ,  5F033KK07 ,  5F033KK11 ,  5F033KK12 ,  5F033KK21 ,  5F033KK32 ,  5F033MM01 ,  5F033MM02 ,  5F033MM08 ,  5F033MM12 ,  5F033MM13 ,  5F033MM17 ,  5F033NN06 ,  5F033NN07 ,  5F033PP02 ,  5F033PP06 ,  5F033PP11 ,  5F033PP15 ,  5F033PP27 ,  5F033QQ08 ,  5F033QQ14 ,  5F033QQ16 ,  5F033QQ31 ,  5F033QQ35 ,  5F033QQ48 ,  5F033QQ73 ,  5F033QQ92 ,  5F033RR12 ,  5F033RR29 ,  5F033XX18
引用特許：
出願人引用 (1件)

前のページに戻る

TOP

BOTTOM