特許
J-GLOBAL ID：200903079187273049
半導体装置の配線構造およびその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
山川 政樹
公報種別：公開公報
出願番号（国際出願番号）：特願平9-030432
公開番号（公開出願番号）：特開平10-229084
出願日： 1997年02月14日
公開日（公表日）： 1998年08月25日
要約：
【要約】【課題】 銅を配線材料として用いた多層配線構造において、銅との密着性が高く接触抵抗の小さい材料を下地膜とした、銅の拡散を防ぐために用いられる膜を、より微細な径で高アスペクト比となった接続構内に形成しやすくすることを目的とする。【解決手段】 トランジスタ等の素子が形成された基板101上に、層間絶縁膜102を介して銅もしくは銅合金からなる配線103が形成し、この配線103がバリア膜104によって被覆されている状態とする。そして、バリア膜104として、ルテニウム,オスミウム,イリジウム,および,ロジウムいずれかの金属を用いる。
請求項（抜粋）：
半導体基板上に絶縁膜を介して形成された銅もしくは銅合金からなる配線層と、前記配線層を覆うように形成されたルテニウム,オスミウム,イリジウム,もしくは,ロジウムからなるバリア膜とを備えたことを特徴とする半導体装置の配線構造。
引用特許：
前のページに戻る
