特許

J-GLOBAL ID：200903047373251382

プッシュプル回路

発明者： 宮▲崎▼ 喜芳
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 尾身 祐助
公報種別：公開公報
出願番号（国際出願番号）：特願平7-347017
公開番号（公開出願番号）：特開平9-167927
出願日： 1995年12月14日
公開日（公表日）： 1997年06月24日
要約：

【要約】【目的】 少ない素子数の回路で貫通電流が流れない回路を実現する。又少ない素子数の回路で多様の機能を果たしうるようにする。【構成】 電源-接地間にプッシュプル動作を行うp型トランジスタQp1とn型トランジスタQn1との直列回路を接続し、入力端子とQp1のゲートとの間にリファレンス電圧VU が入力されるn型トランジスタQn2を、又入力端子とQn1のゲートとの間にリファレンス電圧VL が入力されるp型トランジスタQp2を接続する。電源とQp1のゲートとの間に抵抗R1を、又接地とQn1のゲートとの間に抵抗R2を接続する。VU 、VL に適当な電圧を与えて例えば貫通電流を0とする。

請求項（抜粋）：

ソースが正側電源に、ドレインが出力端子に接続されたpチャネルMOSトランジスタと、ソースが負側電源に、ドレインが前記出力端子に接続されたnチャネルMOSトランジスタと、正側電源と前記pチャネルMOSトランジスタのゲートとの間、および、負側電源と前記nチャネルMOSトランジスタのゲートとの間に接続された第1および第2の電圧付与手段と、前記pチャネルMOSトランジスタのゲートと入力端子との間に接続された制御ゲートに第1のリファレンス電圧が印加される第1のアナログスイッチと、前記前記nチャネルMOSトランジスタのゲートと前記入力端子との間に接続された制御ゲートに第2のリファレンス電圧が印加される第2のアナログスイッチと、を有することを特徴とするプッシュプル回路。

IPC (3件)：

H03F 3/30 ,  H03K 17/16 ,  H03K 17/687

FI (3件)：

H03F 3/30 ,  H03K 17/16 L ,  H03K 17/687 F

引用特許：

審査官引用 (1件)

• 電圧レベル変換回路
  公報種別：公開公報   出願番号：特願平7-060716   出願人：松下電器産業株式会社