特許
J-GLOBAL ID：200903047420409089
薄膜トランジスタの製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-200710
公開番号（公開出願番号）：特開平10-050998
出願日： 1996年07月30日
公開日（公表日）： 1998年02月20日
要約：
【要約】【課題】高いオン電流と低いオフ電流を有する薄膜トランジスタが安定してしかも容易に形成できる半導体装置の製造方法を提供する。【解決手段】絶縁性基板上に形成される薄膜トランジスタにおいて、前記絶縁性基板上に透明導電膜で構成されるソース電極とドレイン電極とを形成する工程と、前記ソース電極とドレイン電極をそれぞれ被覆し互いに分離する高濃度不純物添加層を形成する工程と、前記高濃度不純物添加層を水素放電で発生する水素プラズマに暴露させる工程と、前記水素プラズマの暴露後、前記高濃度不純物添加層を被覆する半導体層を堆積させる工程と、前記半導体層上にゲート絶縁膜を形成すると共に前記ゲート絶縁膜上にゲート電極を形成する工程とを含む。
請求項（抜粋）：
絶縁性基板上に形成される薄膜トランジスタにおいて、前記絶縁性基板上に透明導電膜で構成されるソース電極とドレイン電極とを形成する工程と、前記ソース電極とドレイン電極をそれぞれ被覆し互いに分離する高濃度不純物添加層を形成する工程と、前記高濃度不純物添加層を水素放電で発生する水素プラズマに暴露させる工程と、前記水素プラズマの暴露後、前記高濃度不純物添加層を被覆する半導体層を堆積させる工程と、前記半導体層上にゲート絶縁膜を形成すると共に前記ゲート絶縁膜上にゲート電極を形成する工程と、を含むことを特徴とする薄膜トランジスタの製造方法。
IPC (2件)：
H01L 29/786
, H01L 21/336
