特許
J-GLOBAL ID:200903047565347880

半導体装置

発明者:
出願人/特許権者:
代理人 (1件): 作田 康夫
公報種別:公開公報
出願番号(国際出願番号):特願2003-150080
公開番号(公開出願番号):特開2004-355689
出願日: 2003年05月28日
公開日(公表日): 2004年12月16日
要約:
【課題】相変化メモリでは、相変化抵抗の低抵抗化に十分な時間が必要である。また、高抵抗化後には、そのメモリセルへの読出し動作を行う前に、十分な時間間隔が必要である。【解決手段】書込みデータレジスタDIR,出力データセレクタDOS,書込みアドレスレジスタAR,アドレス比較器ACP,フラグレジスタFRを設ける。書込みデータをメモリセルに書込むと共に、書込みデータレジスタにより次のライトサイクルまで保持し、その間にそのアドレスへのリードがあれば、メモリセルアレイへの読出しを止めてレジスタから読出す。【効果】サイクル時間を延ばすこと無く、相変化抵抗を低抵抗化するメモリセルへの書込み時間と、相変化抵抗を高抵抗化する書込み動作から該メモリセルへの読出し動作までの期間を長くできる。その結果、安定な書込み動作が可能になる。【選択図】 図1
請求項(抜粋):
複数のワード線と、前記複数のワード線と交差する複数のビット線と、前記複数のワード線と前記複数のビット線との交点に配置された複数の不揮発性メモリセルとを含む不揮発性メモリセルアレイと、 前記不揮発性メモリセルアレイに書込みデータに対応した書込み信号を供給するライトバッファと、 前記ライトバッファへ前記書込みデータを供給する入力バッファと、 前記入力バッファに接続され、前記書込みデータを保持する書込みデータレジスタとを具備することを特徴とする半導体装置。
IPC (1件):
G11C13/00
FI (1件):
G11C13/00 A
引用特許:
審査官引用 (2件)

前のページに戻る