特許

J-GLOBAL ID：200903047569595098

半導体集積回路装置及びその製造方法

発明者： 西之原 一美
出願人/特許権者： 株式会社東芝
代理人 (1件)： 堀口 浩
公報種別：公開公報
出願番号（国際出願番号）：特願2004-316686
公開番号（公開出願番号）：特開2006-128494
出願日： 2004年10月29日
公開日（公表日）： 2006年05月18日
要約：

【課題】 縦型MOSFETの機械的強度を強め、倒壊を防止し、駆動力を高める。【解決手段】 半導体基板上面の一部に形成された突起状の半導体層と、前記半導体層の第1の側面上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記半導体層の第2の側面に形成され、前記ゲート絶縁膜に比べて水平方向の幅が厚い絶縁膜と、前記ゲート電極を挟むように前記半導体層内に形成されたソース領域及びドレイン領域と、を有することを特徴とする半導体集積回路装置。【選択図】 図1

請求項（抜粋）：

半導体基板上面の一部に形成された突起状の半導体層と、 前記半導体層の第1の側面上に形成されたゲート絶縁膜と、 前記ゲート絶縁膜上に形成されたゲート電極と、 前記半導体層の第2の側面に形成され、前記ゲート絶縁膜に比べて幅が厚い絶縁膜と、 前記ゲート電極を挟むように前記半導体層内に形成されたソース領域及びドレイン領域と を有することを特徴とする半導体集積回路装置。

IPC (2件)：

H01L 29/78 ,  H01L 29/786

FI (3件)：

H01L29/78 301X ,  H01L29/78 618C ,  H01L29/78 618E

Fターム (53件)：

5F110AA30 ,  5F110BB04 ,  5F110CC02 ,  5F110CC10 ,  5F110DD05 ,  5F110DD13 ,  5F110EE01 ,  5F110EE09 ,  5F110EE29 ,  5F110EE32 ,  5F110FF02 ,  5F110FF12 ,  5F110FF23 ,  5F110GG02 ,  5F110GG12 ,  5F110GG19 ,  5F110GG22 ,  5F110GG25 ,  5F110GG28 ,  5F110GG29 ,  5F110GG30 ,  5F110HJ01 ,  5F110HJ13 ,  5F110HK05 ,  5F110HK33 ,  5F110HK40 ,  5F110HM14 ,  5F110QQ11 ,  5F140AA00 ,  5F140AA05 ,  5F140AA11 ,  5F140AA24 ,  5F140AC36 ,  5F140BA01 ,  5F140BB05 ,  5F140BB06 ,  5F140BC13 ,  5F140BC15 ,  5F140BF01 ,  5F140BF04 ,  5F140BF10 ,  5F140BF44 ,  5F140BG22 ,  5F140BG28 ,  5F140BG39 ,  5F140BJ01 ,  5F140BJ08 ,  5F140BK13 ,  5F140BK29 ,  5F140BK34 ,  5F140BK39 ,  5F140CE07 ,  5F140CE20

引用特許：

出願人引用 (1件)

• 半導体装置
  公報種別：公開公報   出願番号：特願2000-297672   出願人：株式会社東芝