特許
J-GLOBAL ID:200903047775165822

磁気検出用半導体集積回路およびそれを搭載した電子部品

発明者:
出願人/特許権者:
代理人 (1件): 大日方 富雄
公報種別:公開公報
出願番号(国際出願番号):特願2004-283338
公開番号(公開出願番号):特開2006-098171
出願日: 2004年09月29日
公開日(公表日): 2006年04月13日
要約:
【課題】 ホール素子と電流検出用の差動アンプを内蔵したホールICにおいて、構成素子数を減らして回路の占有面積ひいてはチップサイズを低減する。【解決手段】 ホール素子11と、該ホール素子の電圧変化を増幅するGmアンプ13と、所定のバイアス電圧を前記ホール素子の端子対に交互に印加させる切替え回路とを備えた磁気検出用半導体集積回路において、前記Gmアンプとして差動入力-シングルエンド出力のアンプを用い、該アンプの出力端子と所定の定電位点との間に接続された抵抗素子RLと、該抵抗素子と並列に設けられた容量素子C1と、該容量素子と直列に接続されたスイッチ素子SW11とを設け、該スイッチ素子を第1の位相期間にオン状態して前記容量素子に前記抵抗素子の端子間電圧をサンプリングし、第2の位相期間にオフ状態して前記容量素子に保持されている端子間電圧と前記抵抗素子の端子間電圧を比較して電位差に応じた信号を出力させる。【選択図】 図1
請求項(抜粋):
交差する線上に位置し対向する端子対を2組有するホール素子と、該ホール素子の一方の端子対間に所定のバイアス電圧を印加して電流を流したとき他方の端子対間に生じる電圧変化を増幅する電圧入力-電流出力型の差動増幅回路と、第1の位相期間と第2の位相期間で前記ホール素子に印加する前記所定のバイアス電圧を切り替えて前記ホール素子の一方の端子対または他方の端子対に交互に印加させる第1切替え回路と、前記第1の位相期間に前記ホール素子の一方の端子対間に生じる電圧と第2の位相期間に前記ホール素子の他方の端子対間に生じる電圧を前記差動増幅回路の差動入力端子に交互に印加させる第2切替え回路と、を備えた磁気検出用半導体集積回路であって、 前記差動増幅回路は一対の差動入力端子と一つの出力端子を有する差動入力-単相出力の差動増幅回路により構成され、該差動増幅回路の出力端子と所定の電位が印加された定電位点との間に接続され前記差動増幅回路から出力された電流を電圧に変換する抵抗素子と、一方の端子が前記定電位点と接続されており該抵抗素子と並列に設けられた容量素子と、該容量素子と直列形態で接続されており前記出力端子と前記容量素子の他方の端子との間に存在するスイッチ素子とを備え、該スイッチ素子を前記第1の位相期間にオン状態にして前記容量素子に前記抵抗素子の端子間電圧をサンプリングし、前記第2の位相期間に前記スイッチ素子をオフ状態にして前記容量素子に保持されている電圧をホールドすることにより前記出力端子と前記容量素子の前記他方の端子との間の電圧を比較して電位差に応じた信号を出力するように構成されていることを特徴とする磁気検出用半導体集積回路。
IPC (3件):
G01R 33/07 ,  H01L 27/22 ,  H01L 43/06
FI (3件):
G01R33/06 H ,  H01L27/22 ,  H01L43/06 A
Fターム (4件):
2G017AA01 ,  2G017AB05 ,  2G017AD53 ,  2G017BA10
引用特許:
出願人引用 (5件)
全件表示

前のページに戻る