特許
J-GLOBAL ID：200903047782604530

画像処理装置

発明者：
鈴木 博

鈴木 博 について


出願人/特許権者：
富士ゼロックス株式会社

富士ゼロックス株式会社 について


代理人 (1件)： 平木 道人 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-024489
公開番号（公開出願番号）：特開平8-194812
出願日： 1995年01月20日
公開日（公表日）： 1996年07月30日
要約：
【要約】【目的】 画像データのJPEG方式圧縮伸長処理、回転処理および拡大縮小処理を単独または組み合せて並行的に行う場合において、画像メモリやバッファメモリのメモリ容量の節約、およびデータ転送回数の低減を図る。【構成】 画像処理装置8は、共用バッファメモリとして8×8マトリクスバッファ9と、圧縮伸長処理の設定、回転角度の設定、拡大縮小倍率の設定、および各処理を単独で行うか、組み合せて並行的に行うかを制御する制御回路12と、JPEG方式圧縮伸長処理回路10と、セレクタ16-1、16-2と、処理内容に応じてマトリクスバッファ9のアドレスを指定するアドレス発生回路11とで構成される。画像メモリ2は、少なくとも1ページ分の画像データ格納領域、圧縮データ格納領域、および伸長、回転等の一連の処理で得られた出力データの格納領域を含む。画像処理装置8でのデータ処理と、DMAC13による画像メモリ2および画像処理装置8との間でのDMA転送とを繰り返すことで1ページ分の処理を行う。
請求項（抜粋）：
データ伝送路を介して画像メモリとの間で画像データを授受するように接続される画像処理装置であって、第1のデータ伝送路を介して前記画像メモリに接続され、前記画像データの一部を格納するマトリクスバッファと、一方では第2のデータ伝送路を介して前記画像メモリに接続されると共に、他方では前記マトリクスバッファにも接続され、画像データを圧縮伸長する画像圧縮伸長処理手段と、前記圧縮伸長処理手段を、前記第2のデータ伝送路でバイパスするか否かを切換えるセレクタ手段と、前記画像処理の内容を設定制御すると共に、設定された画像処理内容にしたがって、前記セレクタ手段を駆動する制御手段と、設定された画像処理内容にしたがって前記マトリクスバッファの読出アドレスを指定し、前記マトリクスバッファの画像データを前記画像メモリに転送するアドレス発生手段とを具備した画像処理装置。
IPC (5件)：
G06T 1/00 ,  G06F 13/28 310 ,  G06T 1/60 ,  H04N 1/411 ,  H03M 7/30
FI (2件)：
G06F 15/66 A ,  G06F 15/64 450 G
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM