特許

J-GLOBAL ID：200903047792165305

半導体装置の製造方法

発明者： 宮田 真徳
出願人/特許権者： 株式会社リコー
代理人 (1件)： 野口 繁雄
公報種別：公開公報
出願番号（国際出願番号）：特願平9-022210
公開番号（公開出願番号）：特開平10-209280
出願日： 1997年01月20日
公開日（公表日）： 1998年08月07日
要約：

【要約】【課題】 工程数を増加させることなく、コンタクトホールやビアホールを埋め込む導電膜の異常成長を抑制する。【解決手段】 BPSG膜4にコンタクトホール5を形成した後、バリアメタル膜及び密着膜としてチタン膜6を形成し、その表面を窒化させる。その後、WF6ガスとSiH4ガスを用いたCVD法によりタングステン膜の初期核形成膜7を約700Åの厚さに堆積する。このとき、WF6ガスの供給が反応律速となる条件、例えばWF6ガスの流量を5sccm、SiH4ガスの流量を10sccm、基板温度を400〜500°Cとする。その後、WF6ガスとH2ガスを用いたCVD法により、初期核形成時と同じ基板温度でコンタクトホール埋込み用タングステン膜8を約7000Åの厚さに堆積する。エッチバックによりコンタクトホール以外のタングステン膜7,8を除去した後、アルミニウム合金膜9を堆積し、パターン化して配線を形成する。

請求項（抜粋）：

以下の工程(A)から(F)を含んで配線を形成することを特徴とする半導体装置の製造方法。(A)下地上の絶縁膜に接続用の開口を設ける工程、(B)前記絶縁膜上からバリアメタル又は密着膜となる第1の導電膜を形成する工程、(C)第1の導電膜上からCVD法により成膜速度が反応ガス中の金属化合物ガスの供給律速となる条件で第2の導電膜の初期核を形成する工程、(D)第2の導電膜の初期核上から第2の導電膜をCVD法により前記開口を埋め込む厚さに形成する工程、(E)第2の導電膜を開口部にのみ残すようにエッチバックする工程、(F)前記絶縁膜上から配線用の第3の導電膜を形成し、写真製版とエッチングによりパターン化を施して配線を形成する工程。

IPC (3件)：

H01L 21/768 ,  H01L 21/285 ,  H01L 21/285 301

FI (3件)：

H01L 21/90 B ,  H01L 21/285 C ,  H01L 21/285 301 R

引用特許：

審査官引用 (1件)

• コンタクト部形成方法
  公報種別：公開公報   出願番号：特願平4-121802   出願人：シャープ株式会社