特許
J-GLOBAL ID：200903047933521828
強誘電体メモリ装置
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
池内 寛幸 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-200369
公開番号（公開出願番号）：特開平9-102195
出願日： 1996年07月30日
公開日（公表日）： 1997年04月15日
要約：
【要約】【課題】 メモリセルキャパシタが強誘電体キャパシタで構成された強誘電体メモリ装置において、強誘電体キャパシタの特性劣化を抑制して強誘電体メモリ装置の誤動作が起こりにくくする。【解決手段】 本体メモリセルキャパシタC0またはC1に所定の電界を印加して書き込み動作を行ったのちに、このメモリセルキャパシタC0またはC1にかかる電界をゼロする。このようにして、強誘電体キャパシタに電界ができるだけかからないように動作させる。
請求項（抜粋）：
第1および第2のビット線と、本体メモリセルを構成するように前記第1のビット線に第1のメモリセルトランジスタを介して接続された第1の強誘電体キャパシタとを備え、前記第1の強誘電体キャパシタに電界を印加した後に、その電界をゼロにする動作を行う強誘電体メモリ装置。
IPC (2件)：
FI (2件)：
G11C 11/34 352 A
, G11C 11/22
