特許

J-GLOBAL ID：200903048039870108

オーバーフロー及びアンダーフロー検出回路

発明者： 新迫 和宏
出願人/特許権者： 日本電気エンジニアリング株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-277797
公開番号（公開出願番号）：特開平11-122308
出願日： 1997年10月09日
公開日（公表日）： 1999年04月30日
要約：

【要約】【課題】 FIFO型メモリのオーバーフロー検出回路において、ノイズの影響を受けないオーバーフロー検出回路の提供を目的とする。【解決手段】 オーバーフロー検出回路には、2つのアドレス信号(ライト及びリード)と、2つのイネーブル信号(ライト及びリード)、及び2のクロック(ライト及びリード)が入力され、両アドレス信号のアドレス値を比較するアドレス比較部と、前記アドレス比較部においてアドレス一致検出信号が出力されたとき、メモリアクセスのイネーブル信号(ライト及びリード)の状態によりオーバーフローを判定するOF/UF判定部とで構成される。アドレス比較の結果、一致が検出された場合において、ライトイネーブル信号がイネーブル時をオーバーフローと判定し、リードイネーブル信号がイネーブル時をアンダーフローと判定する。

請求項（抜粋）：

FIFO型メモリのオーバーフロー検出回路において、前記メモリに対する書き込みアドレスと読み出しアドレスとを比較し一致検出された場合に一致検出信号を出力するアドレス比較部と、書き込み許可信号のイネーブル状態を判定するオーバーフロー判定部とを備え、前記一致検出信号が出力された場合において、前記許可信号がイネーブル状態の場合にオーバーフローと判定することを特徴とするオーバーフロー検出回路。

IPC (3件)：

H04L 13/08 ,  G06F 12/00 594 ,  G11C 7/00 318

FI (3件)：

H04L 13/08 ,  G06F 12/00 594 ,  G11C 7/00 318 A

引用特許：

審査官引用 (1件)

• バッファメモリ容量不足検出回路
  公報種別：公開公報   出願番号：特願平4-309844   出願人：日本電気エンジニアリング株式会社