遅延回路およびこれを用いるタイミング信号発生回路

発明者：
出願人/特許権者：
代理人 (1件)：梶山佶是 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-284405
公開番号（公開出願番号）：特開2001-111393
出願日： 1999年10月05日
公開日（公表日）： 2001年04月20日
要約：

【要約】【課題】VCOあるいはVCOと分周回路が不要で、IC化した場合に占有面積を低減でき、製品ごとあるいは半導体回路ごとの製造プロセスに影響され難い遅延回路およびこれを用いるタイミング信号発生回路を提供することにある。【解決手段】共通の電力受給ラインに接続され複数の遅延素子が従属接続された第1および第2の遅延回路と、この第1の遅延回路に入力される基準周波数の基準信号とこれの第1の遅延回路から出力される信号との位相を比較する位相比較回路と、この位相比較回路の位相比較結果に応じて電力受給ラインに基準信号と第1の遅延回路から出力される信号との位相を一致させるような電圧の電力を供給する制御電圧電力発生回路とを備えていて、第2の遅延回路に入力された信号を遅延して出力するものである。

請求項（抜粋）：

共通の電力受給ラインに接続され複数の遅延素子が従属接続された第1および第2の遅延回路と、この第1の遅延回路に入力される基準周波数の基準信号とこれの第1の遅延回路から出力される信号との位相を比較する位相比較回路と、この位相比較回路の位相比較結果に応じて前記電力受給ラインに前記基準信号と前記第1の遅延回路から出力される信号との位相を一致させるような電圧の電力を供給する制御電圧電力発生回路とを備え、前記第2の遅延回路に入力された信号を遅延して出力することを特徴とする遅延回路。

Fターム (13件)：

5J001AA05 , 5J001BB00 , 5J001BB12 , 5J001BB14 , 5J001BB15 , 5J001BB17 , 5J001BB20 , 5J001BB25 , 5J001CC00 , 5J001DD01 , 5J001DD02 , 5J001DD03 , 5J001DD06

引用特許：

審査官引用 (5件)

遅延回路
公報種別：公開公報出願番号：特願平3-030331 出願人：株式会社東芝, 東芝マイクロエレクトロニクス株式会社
特開平2-202115
特開昭63-069315

全件表示

前のページに戻る