特許
J-GLOBAL ID：200903048064750990
半導体デバイスの三重ウェル形成方法
発明者：
出願人/特許権者：
代理人 (1件)：
萩原 誠
公報種別：公開公報
出願番号（国際出願番号）：特願平9-019368
公開番号（公開出願番号）：特開平9-298167
出願日： 1997年01月31日
公開日（公表日）： 1997年11月18日
要約：
【要約】【課題】 高エネルギのイオン注入法を使用しなくてすみ、かつ工程の単純化、工程時間の短縮を図ることができる半導体デバイスの三重ウェル形成方法を提供すること。【解決手段】 P型半導体基板21の表面にN型不純物領域24aを形成した後、基板21上にエピタキシャル層25を形成し、このエピタキシャル層25に前記N型不純物領域24aに接するようにN型シールド領域28aをイオン注入法で形成する。シールド領域28aと同時にNウェル領域29aをエピタキシャル層25に形成する。
請求項（抜粋）：
第1導電型の半導体基板の選択された表面部に第2導電型の不純物領域を形成する工程と、前記半導体基板上の全面にエピタキシャル層を形成する工程と、前記エピタキシャル層に前記第2導電型の不純物領域上において第2導電型のシールド領域を形成するとともに、このシールド領域から離間した部分の前記エピタキシャル層に第2導電型の第1ウェル領域を形成する工程と、前記第2導電型のシールド領域内に第1導電型の第2ウェル領域を形成するとともに、前記第2導電型のシールド領域と前記第2導電型の第1ウェル領域間の前記エピタキシャル層に第1導電型の第3ウェル領域を形成する工程とを具備することを特徴とする半導体デバイスの三重ウェル形成方法。
IPC (3件)：
H01L 21/265
, H01L 21/8238
, H01L 27/092
H01L 21/265 Z
, H01L 27/08 321 B
