特許
J-GLOBAL ID：200903048084154308

半導体装置及びその製造方法

発明者：
徳重 信明

徳重 信明 について


出願人/特許権者：
シャープ株式会社

シャープ株式会社 について


代理人 (1件)： 野河 信太郎
公報種別：公開公報
出願番号（国際出願番号）：特願平11-032867
公開番号（公開出願番号）：特開2000-232201
出願日： 1999年02月10日
公開日（公表日）： 2000年08月22日
要約：
【要約】【課題】 容量値の電圧依存性の極めて小さい、寄生容量の影響の極めて少ない容量素子からなる半導体装置及びその製造方法を提供することを目的とする。【解決手段】 所定間隔を有して配置され、かつ相異なる導電型を有する複数の下層半導体層と、これら下層半導体層を被覆する容量絶縁膜と、該容量絶縁膜上に形成された上層導電性薄膜とからなる容量素子を含んでなる半導体装置。
請求項（抜粋）：
所定間隔を有して配置され、かつ相異なる導電型を有する複数の下層半導体層と、これら下層半導体層を被覆する容量絶縁膜と、該容量絶縁膜上に形成された上層導電性薄膜とからなる容量素子を含んでなることを特徴とする半導体装置。
IPC (4件)：
H01L 27/04 ,  H01L 21/822 ,  H01L 21/8234 ,  H01L 27/06
FI (2件)：
H01L 27/04 C ,  H01L 27/06 102 A
Fターム (23件)：
5F038AC03 ,  5F038AC04 ,  5F038AC05 ,  5F038AC10 ,  5F038AC15 ,  5F038AC18 ,  5F038AV06 ,  5F038DF01 ,  5F038DF03 ,  5F038DF12 ,  5F038EZ01 ,  5F038EZ06 ,  5F038EZ12 ,  5F038EZ13 ,  5F038EZ20 ,  5F048AA00 ,  5F048AB10 ,  5F048AC10 ,  5F048BA16 ,  5F048BB02 ,  5F048BB05 ,  5F048BF07 ,  5F048DA09
引用特許：
出願人引用 (1件) 審査官引用 (1件)

前のページに戻る

TOP

BOTTOM