特許
J-GLOBAL ID:200903048163868766
半導体装置
発明者:
出願人/特許権者:
代理人 (1件):
松本 眞吉
公報種別:公開公報
出願番号(国際出願番号):特願平11-121656
公開番号(公開出願番号):特開2000-310672
出願日: 1999年04月28日
公開日(公表日): 2000年11月07日
要約:
【要約】【課題】ユーザ使用時の消費電力を増加させることなく、テスト時に内部回路のノード電圧をより正確に測定できるようにする。【解決手段】内部回路の被測定ノードN1の電圧VGが入力端に供給され、テストモード信号TMの活性に応答して活性になり、チップ上パッド16Aに出力する電圧ホロワ回路20Aを降圧回路10Aに備えている。電圧ホロワ回路20Aの出力バッファ回路22には、電圧制御回路12の出力バッファ回路15に比し大きな電流が流れるが、テストモード信号TMが不活性のときにはこの電流は流れない。複数の被測定ノードを選択回路で選択するようにすれば、チップ上面積が比較的大きい電圧ホロワ回路を共用することができる。SDRAMの場合、テストモード信号TMは、コマンドデコーダの出力であってもよく、選択制御信号はアドレスであってもよい。
請求項(抜粋):
内部回路の被測定ノードの電圧が入力端に供給され、テスト信号の活性に応答して活性になり、チップ上端子に出力する電圧ホロワ回路を有することを特徴とする半導体装置。
IPC (6件):
G01R 31/28
, G01R 31/319
, G11C 11/407
, G11C 11/401
, G11C 29/00 671
, G11C 29/00
FI (6件):
G01R 31/28 V
, G11C 29/00 671 Z
, G11C 29/00 671 T
, G01R 31/28 R
, G11C 11/34 362 S
, G11C 11/34 371 A
Fターム (17件):
2G032AA07
, 2G032AE11
, 5B024AA15
, 5B024BA29
, 5B024CA07
, 5B024EA01
, 5B024EA04
, 5L106AA01
, 5L106DD12
, 5L106EE00
, 5L106FF01
, 5L106GG00
, 9A001BB03
, 9A001BB05
, 9A001JJ45
, 9A001KK37
, 9A001LL05
引用特許:
審査官引用 (2件)
-
半導体集積回路装置
公報種別:公開公報
出願番号:特願平9-217491
出願人:三菱電機株式会社
-
半導体装置
公報種別:公開公報
出願番号:特願平9-047690
出願人:富士通株式会社
前のページに戻る