特許
J-GLOBAL ID：200903048198816734
半導体装置および反射型液晶表示装置
発明者：
出願人/特許権者：
,
代理人 (1件)：
小橋 信淳
公報種別：公開公報
出願番号（国際出願番号）：特願平7-225561
公開番号（公開出願番号）：特開平9-069628
出願日： 1995年09月01日
公開日（公表日）： 1997年03月11日
要約：
【要約】【課題】微細で信頼性があり且つ製造容易な反射型液晶表示装置、これ用の半導体装置、及びその製造方法を実現する。【解決手段】半導体基板1上に形成したMOSトランジスタのソース領域11およびドレイン領域13の少なくとも一方の領域は、不純物密度の高い高濃度域11a,13aとこれに隣接する不純物密度の低い低濃度域11b,13bとが含まれているものであり、前記低濃度域11b,13bは、前記MOSトランジスタの耐圧が液晶駆動電圧等に対応するように、前記MOSトランジスタのゲート電極12と前記高濃度域との間における長さ11c,13cが規定されたものである。
請求項（抜粋）：
半導体基板上にMOSトランジスタを形成する半導体装置の製造方法において、前記半導体基板内にp型およびn型の何れか一方の第1の導電型のウェル領域を形成する第1工程と、前記ウェル領域の表面にゲート酸化膜を形成するとともに前記ウェル領域の周辺部に素子分離用のフィールド酸化膜を形成する第2工程と、前記ゲート酸化膜上のゲート配設部位にゲート電極と保護膜との積層パターンを形成する第3工程と、この積層パターンと前記フィールド酸化膜とをマスクとして前記ウェル領域内のソース及びドレイン配設部位にp型およびn型の何れか他方の第2の導電型の不純物が低い密度で導入されたソース領域およびドレイン領域を形成する第4工程と、この第4工程後の前記半導体基板の表面に絶縁膜を形成しこの絶縁膜に前記ソース領域へのコンタクト孔と前記ドレイン領域へのコンタクト孔とを開口する第5工程と、これらのコンタクト孔底部における前記ソース領域および前記ドレイン領域の部分に前記第2の導電型と同じ導電型の不純物を前記第4工程のときよりも高い密度で導入させる第6工程とを備え、前記第5工程におけるコンタクト孔の開口に際し、前記MOSトランジスタの耐圧が所定の駆動電圧に対応するように前記ゲート電極側開口端と前記ゲート電極の端部との距離が設定されていることを特徴とする半導体装置の製造方法。
IPC (5件)：
H01L 29/78
, H01L 21/336
, G02F 1/136
, H01L 21/8238
, H01L 27/092
H01L 29/78 301 P
, G02F 1/136
, H01L 27/08 321 E
, H01L 29/78 301 X
