特許
J-GLOBAL ID：200903048263878041
混合信号回路及び集積回路装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
石田 敬 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-054178
公開番号（公開出願番号）：特開平11-317667
出願日： 1999年03月02日
公開日（公表日）： 1999年11月16日
要約：
【要約】【課題】 ジッタを避けて雑音を低減した混合信号回路の実現。【解決手段】 混合信号回路は、デジタル回路(10)を含むディジタル回路部(DIGITAL) と、アナログ回路(14)を有するアナログ回路部(ANALOG)とを備える。ディジタル回路は、複数の第1のディジタル信号(T1-Tn) を生成する。アナログ回路は受けた第2のディジタル信号(TCK1-TCKn) に基づいて1個以上のアナログ信号(OUTA,OUTB) を生成する。装置は更に第1のディジタル信号(T1-Tn) から第2のディジタル信号(TCK1-TCKn) を導出し、アナログ回路の入力への第2のディジタル信号の印加のタイミングを制御する信号制御回路(LATCH) を備える。電源供給ローディングにより発生する第2のディジタル信号におけるジッタを防止するため、電源は回路部(DIGITAL,LATCH,ANALOG)のそれぞれに独立に電源が供給される。
請求項（抜粋）：
1個以上の第1のディジタル信号を生成するように動作するディジタル回路を含むディジタル回路部と、第2のディジタル信号を受ける複数の入力を有し、受けた前記第2のディジタル信号に基づいて1個以上のアナログ信号を生成するように動作するアナログ回路を含むアナログ回路部と、前記ディジタル回路と前記アナログ回路部に接続され、前記第1のディジタル信号から前記第2のディジタル信号を導出し、前記入力への前記第2のディジタル信号の印加のタイミングを制御する信号制御回路を含む信号制御回路部と、前記回路部のそれぞれに独立に電源を供給する電源供給手段とを備えることを特徴とする混合信号集積回路装置。
IPC (3件)：
H03M 1/74
, H01L 27/04
, H01L 21/822
審査官引用 (1件)
-
ロジックLSI技術の革新, 19950810, 第1版, 293-300
前のページに戻る
