特許

J-GLOBAL ID：200903048287746820

クロスポイントダイオードメモリアレイの並列アクセス

発明者： カール・タウシグ ,  リチャード・エルダー
出願人/特許権者： ヒューレット・パッカード・カンパニー
代理人 (1件)： 古谷 馨 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-164628
公開番号（公開出願番号）：特開2003-059282
出願日： 2002年06月05日
公開日（公表日）： 2003年02月28日
要約：

【要約】 (修正有)【課題】アーカイブ記憶装置のための低コスト大容量ライトワンスメモリの提供。【解決手段】第1組及び第2組の横断電極502,504を有するクロスホ ゚イントメモリアレイを含むメモリ回路において、該電極の交点に各メモリ素子が形成される。各メモリ素子は2値状態の少なくとも1つの状態でタ ゙イオート ゙素子を含むよう形成される。該メモリ回路はメモリアレイに接続されたアト ゙レス指定回路を含む。該アト ゙レス指定回路は、第1組のアト ゙レス線510を有し、該第1組のアト ゙レス線と第1組のメモリアレイ電極との間に第1のタ ゙イオート ゙接続を有し、該第1のタ ゙イオート ゙接続は第1組のメモリアレイ電極の各々を第1組のアト ゙レス線の一意の各サフ ゙セットに接続する。該アト ゙レス指定回路はまた、第2組のアト ゙レス線を有し、該第2組のアト ゙レス線と第2組のメモリアレイ電極との間に第2のタ ゙イオート ゙接続を有し、該第2のタ ゙イオート ゙接続は、第2組のメモリアレイ電極の各々を第2組のアト ゙レス線の一意の各サフ ゙セットに接続する。

請求項（抜粋）：

第1組のアドレス線(510)及び第2組のアドレス線(514)から第1組の電極(502)及び第2組の電極(504)を有するクロスポイントメモリアレイ(25)をアドレス指定するためのアドレス指定回路(30)であって、前記第1組のアドレス線と前記第1組のメモリアレイ電極との間の第1のダイオード接続(152)であって、前記第1組のメモリアレイ電極の各々を前記第1組のアドレス線の一意の各サブセットに接続する、第1のダイオード接続(152)と、前記第2組のアドレス線と前記第2組のメモリアレイ電極との間の第2のダイオード接続(154)であって、前記第2組のメモリアレイ電極の各々を前記第2組のアドレス線の一意の各サブセットに接続する、第2のダイオード接続(154)と、前記第1組のメモリアレイ電極及び/又は前記第2組のメモリアレイ電極の各々へのダイオード接続(282)を有する少なくとも1つのセンス線(512)とを含む、アドレス指定回路(30)。

IPC (5件)：

G11C 17/06 ,  G11C 17/14 ,  H01L 27/10 431 ,  H01L 27/10 481 ,  H01L 27/10 495

FI (5件)：

H01L 27/10 431 ,  H01L 27/10 481 ,  H01L 27/10 495 ,  G11C 17/06 D ,  G11C 17/06 B

引用特許：

出願人引用 (2件)

• 特開昭60-260148
  
• スタックメモリモジュール
  公報種別：公開公報   出願番号：特願平10-268999   出願人：日本電気エンジニアリング株式会社

審査官引用 (2件)

• 特開昭60-260148
  
• スタックメモリモジュール
  公報種別：公開公報   出願番号：特願平10-268999   出願人：日本電気エンジニアリング株式会社