特許
J-GLOBAL ID：200903040783339592

スタックメモリモジュール

発明者：
黒崎 靖之

黒崎 靖之 について


出願人/特許権者：
日本電気エンジニアリング株式会社

日本電気エンジニアリング株式会社 について


代理人 (1件)： 福山 正博
公報種別：公開公報
出願番号（国際出願番号）：特願平10-268999
公開番号（公開出願番号）：特開2000-091729
出願日： 1998年09月07日
公開日（公表日）： 2000年03月31日
要約：
【要約】【課題】回路基板の両面に複数のメモリが配置されたメモリモジュールを小型高密度で配置接続することを可能にするスタックメモリモジュールを提供する。【解決手段】回路基板20のA面及びB面に夫々配置された複数のメモリ30A、30Bに対して夫々分離したデータバスDATAを設け、メモリ選択信号RAS、CAS、ADRS等をこれらメモリ30A、30Bに共通化する。
請求項（抜粋）：
中心に配置した回路基板の両面に対称配置された複数のスタックメモリを有し、該スタックメモリに選択信号を印加してデータバスに出力データを得るよう構成されたスタックメモリモジュールにおいて、前記回路基板の両面のデータバスを各面毎に個別に設け、前記回路基板の両面に配置された前記複数のスタックメモリに対する前記選択信号を共通化することを特徴とするスタックメモリモジュール。
IPC (6件)：
H05K 1/18 ,  H01L 23/52 ,  H01L 25/065 ,  H01L 25/07 ,  H01L 25/18 ,  H01L 27/10 495
FI (4件)：
H05K 1/18 S ,  H01L 27/10 495 ,  H01L 23/52 C ,  H01L 25/08 Z
Fターム (7件)：
5E336AA04 ,  5E336BB02 ,  5E336BC36 ,  5E336CC58 ,  5E336DD03 ,  5E336DD16 ,  5F083ZA23
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM