強誘電体メモリー装置

発明者：
出願人/特許権者：
代理人 (1件)：松隈秀盛
公報種別：公開公報
出願番号（国際出願番号）：特願平6-323057
公開番号（公開出願番号）：特開平8-181230
出願日： 1994年12月26日
公開日（公表日）： 1996年07月12日
要約：

【要約】 (修正有)【目的】個々のメモリーセルの強誘電体メモリートランジスタに個々のデータのプログラムを可能にする。【構成】各トランジスタ11および12がnチャネル型である場合においては、メモリーセル13に対する消去は、強誘電体メモリートランジスタ11のゲートに0電位を印加し、基体領域1を所要の正電位の印加によって行い、消去阻止は、ゲートに基体領域1と同程度の正電位の印加によって行い、選択メモリーセルと同一のメモリーゲート電位が加わっている非選択メモリーセルに対する書き込み阻止は、そのメモリートランジスタのドレインに、メモリーゲート電位と同程度の電位を与えて行い、この書き込み阻止のタイミングをこの強誘電体メモリートランジスタのドレインにメモリーゲート電位と同程度の電位を与えている間にこの強誘電体メモリートランジスタのゲートにメモリーゲート電位を与えて行う。

請求項（抜粋）：

半導体基体領域上に、それぞれnチャネル型の強誘電体メモリートランジスタとセレクトトランジスタとを有して成るメモリーセルを多数ビット有するメモリーアレイよりなり、上記メモリーセルに対する消去は、該メモリーセルの上記強誘電体メモリートランジスタのゲートに0電位を印加し、上記基体領域に所要の正電位を印加して行い、上記メモリーセルに対する消去阻止は、該メモリーセルの上記強誘電体メモリートランジスタのゲートに上記基体領域と同程度の正電位の印加によって行い、選択メモリーセルと同一のメモリーゲート電位が加わっている非選択メモリーセルに対する書き込み阻止は、該非選択メモリーセルの上記強誘電体メモリートランジスタのドレインに上記メモリーゲート電位と同程度の電位を与えることにより行い、該非選択メモリーセルへの書き込み阻止のタイミングを該非選択メモリーセルの上記強誘電体メモリートランジスタのドレインに上記メモリーゲート電位と同程度の電位を与えている間に該強誘電体メモリートランジスタのゲートに上記メモリーゲート電位を与えることによって行うことを特徴とする強誘電体メモリー装置。

IPC (5件)：

H01L 21/8247 , H01L 29/788 , H01L 29/792 , G11C 11/22 , H01L 27/115

FI (2件)：

H01L 29/78 371 , H01L 27/10 434

引用特許：

審査官引用 (6件)

強誘電体不揮発性メモリ
公報種別：公開公報出願番号：特願平4-016496 出願人：ローム株式会社
特開昭57-180182
特開昭55-128873

全件表示

前のページに戻る