特許
J-GLOBAL ID：200903048449632573

スイッチング素子のゲート駆動回路

発明者：
市原 昌文

市原 昌文 について


出願人/特許権者：
株式会社明電舎

株式会社明電舎 について


代理人 (1件)： 志賀 富士弥 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-109027
公開番号（公開出願番号）：特開平11-308084
出願日： 1998年04月20日
公開日（公表日）： 1999年11月05日
要約：
【要約】【課題】 低損失でかつ高速スイッチングが可能でしかも配線のレイアウト面が容易になる。【解決手段】 高圧正側電源11の正極は、ダイオード13と高圧正側スイッチ14を介してIGBT15のゲートに接続され、高圧負側電源12の負極は、ダイオード16と高圧負側スイッチ17を介してIGBT15のゲートに接続される。正側電源18の正極は、ダイオード20と正側スイッチ21を介して出力抵抗22の一端に接続され、負側電源19の負極は、ダイオード23と負側スイッチ24を介して出力抵抗22の一端に接続される。出力抵抗22の他端はIGBT15のゲートに接続される。正側スイッチ21および負側スイッチ24は正転アンプ25および反転アンプ26を介して供給されるゲート信号により制御される。ゲート信号は高圧正側スイッチ14と高圧負側スイッチ17を制御するタイミングジェネレータ27に供給される。
請求項（抜粋）：
ゲート信号によるオンオフ制御される第1、第2スイッチを介して正負側電源電圧をスイッチング素子のゲートに印加して、その素子をスイッチング制御させるように構成したスイッチング素子のゲート駆動回路において、前記正負側電源電圧よりも高い電圧を有する高圧正負側電源を設け、この高圧正負側電源電圧を、ゲート信号から得られるタイミングジェネレータ出力信号によりオンオフ制御される第3、第4スイッチを介してスイッチング素子のゲートに印加させるようにしたことを特徴とするスイッチング素子のゲート駆動回路。
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM