特許

J-GLOBAL ID：200903048465724755

掛け算器

発明者： 平林 敦志 ,  小森 健司
出願人/特許権者： ソニー株式会社
代理人 (1件)： 小池 晃 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-391355
公開番号（公開出願番号）：特開2003-196578
出願日： 2001年12月25日
公開日（公表日）： 2003年07月11日
要約：

【要約】【課題】 MOSトランジスタを用いた従来の掛け算器は、バイアス電圧の変動等を補償するために、出力部等において複雑な補正用回路を付加する必要があり、回路規模が大きくなるとともに消費電力が増加するという課題があった。【解決手段】 掛け算器において、NMOSトランジスタ3,4,5と、NMOSトランジスタ3,4,5のゲートにそれぞれ接続される定電圧源6,9,12とを有して構成され、定電圧源9の電圧値と定電圧源12の電圧値とが同一とされ、NMOSトランジスタ4とNMOSトランジスタ5とが同一に形成される。

請求項（抜粋）：

第1のMOSトランジスタと、前記第1のMOSトランジスタのソースにドレインが接続される第2のMOSトランジスタと、前記第1のMOSトランジスタのソースにドレインが接続される第3のMOSトランジスタと、前記第1のMOSトランジスタのゲートに接続される第1の電圧源と、前記第2のMOSトランジスタのゲートに接続される第2の電圧源と、前記第3のMOSトランジスタのゲートに接続される第3の電圧源とを有して構成され、前記第2のMOSトランジスタと前記第3のMOSトランジスタとがおおよそ同一のドレイン電流係数を有するように形成され、前記第2の電圧源の電圧値と前記第3の電圧源の電圧値とがおおよそ同一とされ、前記第1のMOSトランジスタから前記第3のMOSトランジスタのすべてが、NMOSトランジスタあるいはPMOSトランジスタのいずれか一方のMOSトランジスタとして与えられることを特徴とする掛け算器。

IPC (3件)：

G06G 7/12 ,  G06G 7/16 ,  H03F 3/45

FI (3件)：

G06G 7/12 N ,  G06G 7/16 D ,  H03F 3/45 Z

Fターム (34件)：

5J066AA01 ,  5J066AA12 ,  5J066CA36 ,  5J066CA92 ,  5J066FA01 ,  5J066HA10 ,  5J066HA17 ,  5J066KA02 ,  5J066KA06 ,  5J066KA09 ,  5J066KA11 ,  5J066MA21 ,  5J066ND01 ,  5J066ND12 ,  5J066ND22 ,  5J066ND23 ,  5J066PD01 ,  5J500AA01 ,  5J500AA12 ,  5J500AC36 ,  5J500AC92 ,  5J500AF01 ,  5J500AH10 ,  5J500AH17 ,  5J500AK02 ,  5J500AK06 ,  5J500AK09 ,  5J500AK11 ,  5J500AM21 ,  5J500DN01 ,  5J500DN12 ,  5J500DN22 ,  5J500DN23 ,  5J500DP01

引用特許：

出願人引用 (2件)

• 掛算回路
  公報種別：公開公報   出願番号：特願平3-228838   出願人：日本電気株式会社
• マルチプライヤ
  公報種別：公開公報   出願番号：特願平6-201485   出願人：日本電気株式会社