MOSFET

発明者： , ,
出願人/特許権者：
代理人 (1件)：山川政樹
公報種別：公開公報
出願番号（国際出願番号）：特願平7-258599
公開番号（公開出願番号）：特開平9-102602
出願日： 1995年10月05日
公開日（公表日）： 1997年04月15日
要約：

【要約】【課題】 MOSFETとショットキーバリアダイオードとの間の配線インダクタンス成分をほぼ零の理想的な状態で実現可能とする。【解決手段】チャネル形成領域5にゲート絶縁膜3を介してゲート電極4が形成され、半導体基板1に接続するようにドレイン電極11が形成されているMOSFETにおいて、チャネル形成領域5を貫通し、エピタキシャル層2に達する穴12を形成し、この穴12の表面にエピタキシャル層2およびチャネル形成領域5に接し、エピタキシャル層2に対してショットキーバリア接合となるバリア金属層8を形成し、このバリア金属層8とチャネル形成領域5およびソース領域7とを接続するようにソース電極10を形成することにより、MOSFET構造中にショットキーバリアダイオードを一体化した素子とする。

請求項（抜粋）：

ドレイン領域を形成する第1の導電型の不純物濃度が低い単層または不純物濃度が低い層と高い層との複数の層からなる第1の半導体領域と、チャネル形成領域としての第2の導電型の第2の半導体領域と、ソース領域としての第1の導電型の不純物濃度が高い第3の半導体領域とを具備し、前記第2の半導体領域のチャネル形成面にゲート絶縁膜としての絶縁層を介してゲート電極としての第1の導電性層が形成され、前記第1の半導体領域に接続するようにドレイン電極としての第2の導電性層が形成されているMOSFETにおいて、前記第2の半導体領域を貫通し、前記第1の半導体領域に達する穴が形成され、前記穴の少なくとも表面に前記第1の半導体領域および第2の半導体領域に接し、前記第1の半導体領域に対してショットキーバリア接合となる第1の金属層が形成され、前記第1の金属層と第2の半導体領域および第3の半導体領域とを接続するようにソース電極としての第3の導電層が形成されていることを特徴とするMOSFET。

IPC (3件)：

H01L 29/78 , H01L 29/872 , H02M 3/28

FI (5件)：

H01L 29/78 653 B , H02M 3/28 F , H01L 29/48 F , H01L 29/78 652 M , H01L 29/78 653 C

引用特許：

審査官引用 (7件)

特開平1-220475
特開昭62-296474
特開平4-261065

全件表示

前のページに戻る