特許
J-GLOBAL ID：200903048479659115
SOI型半導体装置およびその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
山川 政樹
公報種別：公開公報
出願番号（国際出願番号）：特願平3-262648
公開番号（公開出願番号）：特開平5-075114
出願日： 1991年09月17日
公開日（公表日）： 1993年03月26日
要約：
【要約】【目的】 ゲート絶縁膜の耐圧低下,歩留まり低下,配線間短絡,断線などの致命的な問題を解決し、大規模集積回路を高歩留まりで実現させる。【構成】 能動層3上にゲート酸化膜8を有し、この能動層3の側壁に絶縁膜9を設け、ゲート電極10はゲート酸化膜8の薄くなる領域Pに直接接触しないように構成した。
請求項（抜粋）：
シリコン半導体中に第1の絶縁膜が埋め込まれ、前記第1の絶縁膜上に第1のシリコン半導体層を有する半導体基板と、前記第1のシリコン半導体層を覆う第2の絶縁膜と、前記第2の絶縁膜で覆われた第1のシリコン半導体層の側面のうち、第1の絶縁膜と接触することなく、隣接する二面上の第2の絶縁膜上に形成された第3の絶縁膜と、前記第2の絶縁膜上に形成された所定の寸法を有する第1の導電体層と、前記第1の導電体層の側面のうち、前記第2の絶縁膜と接触することなく、二面上および前記第1のシリコン半導体層の側面のうち、前記第1の絶縁膜と接触することなく、隣接する二面上に形成された第3の絶縁膜およびその他の物質上の第4の絶縁膜と、からなることを特徴としたSOI型半導体装置。
IPC (2件)：
FI (2件)：
H01L 29/78 301 G
, H01L 29/78 311 H
