特許
J-GLOBAL ID:200903048492163323
不揮発性半導体記憶装置およびその製造方法
発明者:
,
,
,
出願人/特許権者:
代理人 (8件):
鈴江 武彦
, 河野 哲
, 中村 誠
, 蔵田 昌俊
, 峰 隆司
, 福原 淑弘
, 村松 貞男
, 橋本 良郎
公報種別:公開公報
出願番号(国際出願番号):特願2007-248024
公開番号(公開出願番号):特開2009-081203
出願日: 2007年09月25日
公開日(公表日): 2009年04月16日
要約:
【課題】絶縁膜の改質により電荷捕獲・放出特性を改善し、電界緩和、電荷書込み/消去/保持、電荷の過消去、それぞれに対応することのできる半導体記憶装置及びその製造方法を提供すること。【解決手段】ソース・ドレイン拡散層と、前記ソース・ドレイン拡散層の間のチャネル領域上に順次形成された第1のゲート絶縁層、第1の電荷蓄積層、第2のゲート絶縁層、及び制御電極とを具備する、電気的に情報を書込み・消去・読み出し・保持することが可能なMONOS型不揮発性半導体記憶装置において、前記第1の電荷蓄積層は、主要元素としてAl及びOを含む絶縁膜を有し、該絶縁膜は、格子間O原子とAl原子を置換した4価カチオン原子との複合体からなる欠陥対、又は酸素欠損とO原子を置換したN原子との複合体からなる欠陥対を有することにより、Al2O3の価電子帯端から2eVないし6eVの範囲内に電子非占有準位を有することを特徴とするMONOS型不揮発性半導体記憶装置。【選択図】図37
請求項(抜粋):
半導体基板に形成されたソース・ドレイン領域と、
前記ソース・ドレイン領域の間のチャネル領域上に形成された第1のゲート絶縁層と、
前記第1のゲート絶縁層上に形成された第1の電荷蓄積層と、
前記第1の電荷蓄積層上に形成された、前記第1のゲート絶縁層より厚い膜厚を有する第2のゲート絶縁層と、
前記第2のゲート絶縁層上に形成された制御電極と
を具備する、電気的に情報を書込み・消去・読み出し・保持することが可能なMONOS型不揮発性半導体記憶装置において、
前記第1の電荷蓄積層は、主要元素としてAl及びOを含む絶縁膜を有し、該絶縁膜は、格子間O原子とAl原子を置換した4価カチオン原子との複合体からなる欠陥対、又は酸素欠損とO原子を置換したN原子との複合体からなる欠陥対を有し、Al2O3の価電子帯端から2eVないし6eVの範囲内に電子非占有準位を有することを特徴とするMONOS型不揮発性半導体記憶装置。
IPC (4件):
H01L 21/824
, H01L 29/788
, H01L 29/792
, H01L 27/115
FI (2件):
H01L29/78 371
, H01L27/10 434
Fターム (60件):
5F083EP02
, 5F083EP17
, 5F083EP18
, 5F083EP23
, 5F083EP44
, 5F083EP48
, 5F083EP49
, 5F083EP50
, 5F083EP53
, 5F083EP56
, 5F083EP57
, 5F083EP76
, 5F083EP77
, 5F083EP78
, 5F083EP79
, 5F083ER11
, 5F083ER22
, 5F083GA06
, 5F083GA11
, 5F083GA12
, 5F083GA19
, 5F083HA02
, 5F083JA03
, 5F083JA04
, 5F083JA05
, 5F083JA19
, 5F083JA35
, 5F083JA38
, 5F083JA39
, 5F083JA40
, 5F083JA53
, 5F083NA01
, 5F083NA06
, 5F083PR12
, 5F083PR33
, 5F083PR40
, 5F083ZA19
, 5F101BA23
, 5F101BA26
, 5F101BA28
, 5F101BA29
, 5F101BA35
, 5F101BA36
, 5F101BA45
, 5F101BA47
, 5F101BA48
, 5F101BA49
, 5F101BA54
, 5F101BB05
, 5F101BB08
, 5F101BD02
, 5F101BD30
, 5F101BD33
, 5F101BD34
, 5F101BD35
, 5F101BE07
, 5F101BF02
, 5F101BF09
, 5F101BH03
, 5F101BH16
引用特許:
出願人引用 (1件)
-
半導体記憶装置
公報種別:公開公報
出願番号:特願2003-160118
出願人:株式会社東芝
前のページに戻る