特許
J-GLOBAL ID：200903048591732283
ダイナミック型半導体メモリ
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-064432
公開番号（公開出願番号）：特開平5-266657
出願日： 1992年03月23日
公開日（公表日）： 1993年10月15日
要約：
【要約】【目的】リフレッシュ時の消費電力を低減する。【構成】メモリセルアレイを9a,9bの複数個に分割する。これらメモリセルアレイ9a,9bに行デコーダ7a,7b、ワード駆動回路8a,8b、センス増幅回路11a,11bをそれぞれ対応して配置する。内部制御信号発生回路3により、各メモリセルアレイ9a,9bの最低データ保持時間のメモリセルに合ったリフレッシュを行うための制御信号Φa,Φbを発生し、これによりメモリセルアレイ9a,9bをリフレッシュする。
請求項（抜粋）：
リフレッシュモードになったことを検出してアクティブレベルのリフレッシュモード信号を発生するリフレッシュモード判定回路と、前記リフレッシュモード信号がアクティブレベルのときリフレッシュアドレスを発生するリフレッシュアドレス発生回路と、前記リフレッシュモード信号がアクティブレベルのときは前記リフレッシュアドレスを選択しインアクティブレベルのときは外部アドレスを選択する切換回路と、それぞれ複数のメモリセル,ワード線及びビット線を備えた複数のメモリセルアレイと、これら各メモリセルアレイとそれぞれ対応し所定のタイミングで活性化レベルとなる複数の活性化制御信号を発生する内部制御信号発生回路と、対応する前記活性化制御信号が活性化レベルのとき活性化し前記切換回路からのアドレスに従って対応する前記メモリセルアレイの所定のワード線を選択レベルとする複数の行選択回路と、対応する前記活性化制御信号が活性化レベルのとき活性化し対応するメモリセルアレイの選択レベルのワード線と接続するメモリセルの記憶データを増幅し再書込みする複数のセンス増幅回路とを有することを特徴とするダイナミック型半導体メモリ。
引用特許：
前のページに戻る
