特許

J-GLOBAL ID：200903048651949597

磁気抵抗性ランダムアクセスメモリにより使用される磁束集中層を作製する方法

発明者： ダーラム、マーク ,  チェン、ユージン ユージュン ,  テラニ、サイード エヌ. ,  スローター、ジョン マイケル ,  カースツウカウスキ、グロリア ,  カイラー、ケリー ウェイン
出願人/特許権者： モトローラ・インコーポレイテッド
代理人 (1件)： 恩田 博宣 (外1名)
公報種別：公表公報
出願番号（国際出願番号）：特願2001-569859
公開番号（公開出願番号）：特表2003-528458
出願日： 2001年03月21日
公開日（公表日）： 2003年09月24日
要約：

【要約】少なくとも一個の磁気メモリビット(10)を配備する工程と、その近傍に磁束集中層(52)を含む銅(Cu)埋設ビットライン(56)を画定する材料積層体を形成する工程とを含む、磁気メモリデバイスにおいて用いられる磁束集中器を作製する方法。該方法は、磁気メモリビット(10)の近傍に底部誘電層(32)、選択的エッチング停止層(34)及び頂部誘電層(36)を堆積させる工程を含む。頂部誘電層(36)及び底部誘電層(32)内には深溝(38)がエッチングされる。深溝(38)内には第1バリア層(42)が堆積される。次に、第1バリア層(42)の表面上には金属系路(29)が堆積される。金属系路(29)は、銅(Cu)シード層(44)、メッキ銅(Cu)材料(46)、第1外側バリア層(50)、磁束集中層(52)及び第2外側バリア層(54)を含む。金属系路(29)はパターン形成かつエッチングされて、銅(Cu)埋設ビットライン(56)を画定する。

請求項（抜粋）：

第1バリア層と、磁束集中層と、第2バリア層と、銅(Cu)導電ラインとを有した被覆ディジットラインを形成する工程と、 前記被覆ディジットラインの最上表面に誘電層を堆積させる工程と、 前記誘電層上に少なくとも一個の磁気メモリビットを設ける工程と、 銅(Cu)導電ラインと、第1外側バリア層と、磁束集中層と、第2外側バリア層とを有した被覆ビットラインを形成する工程とからなる、磁気メモリデバイスに使用される磁束集中器を製造するための方法。

IPC (2件)：

H01L 27/105 ,  H01L 43/08

FI (2件)：

H01L 43/08 Z ,  H01L 27/10 447

Fターム (13件)：

5F083FZ10 ,  5F083GA05 ,  5F083JA02 ,  5F083JA05 ,  5F083JA19 ,  5F083JA37 ,  5F083JA39 ,  5F083JA40 ,  5F083JA60 ,  5F083KA01 ,  5F083KA05 ,  5F083LA12 ,  5F083LA16

引用特許：

審査官引用 (1件)

• 磁気ランダム・アクセス・メモリおよびその製作方法
  公報種別：公開公報   出願番号：特願2000-122085   出願人：モトローラ・インコーポレイテッド