特許
J-GLOBAL ID:200903048657849152

半導体集積回路装置

発明者:
出願人/特許権者:
代理人 (1件): 深見 久郎 (外3名)
公報種別:公開公報
出願番号(国際出願番号):特願平6-221712
公開番号(公開出願番号):特開平8-086836
出願日: 1994年09月16日
公開日(公表日): 1996年04月02日
要約:
【要約】【目的】 少ないハードウエア量で実現されたテスト容易化構成を備える半導体集積回路装置を提供する。【構成】 回路ブロック2a,2b,2cの間の内部ノード3ab,3bcに、第1の入力に対応の回路ブロックの出力信号を受け、第2の入力にテストデータ信号を受け、その出力が次段の回路ブロックの入力ノードに接続されかつテストデータ出力端子7a,7bに接続される2入力1出力のセレクタ1a,1bを設ける。セレクタ1a,1bの入力選択状態はセレクタ選択入力6a,6bを介して与えられる選択制御信号により決定される。内部ノードに2入力1出力のセレクタを挿入することにより半導体集積回路装置900内の任意の内部ノードをすべて外部からアクセス可能とすることができ、回路ブロック単体およびセレクタのテストを実行することができる。
請求項(抜粋):
各々が、所定の機能を実行する第1および第2の回路ブロックと、前記第1および第2の回路ブロックの間に設けられ、前記第1の回路ブロックの出力ノードからの出力データ信号を受ける第1の入力と、テスト動作時に外部から与えられるテストデータ信号を受ける第2の入力と、前記第2の回路ブロックの入力ノードおよびテストデータ出力端子にデータ信号を伝達する出力ノードとを有し、テストモード指示信号に応答して前記第2の入力に与えられたデータ信号を該出力に伝達するセレクタを備える、半導体集積回路装置。
IPC (5件):
G01R 31/28 ,  H01L 21/66 ,  H01L 21/82 ,  H01L 27/04 ,  H01L 21/822
FI (3件):
G01R 31/28 V ,  H01L 21/82 T ,  H01L 27/04 T
引用特許:
審査官引用 (5件)
  • 特開昭60-147659
  • 特開昭63-255672
  • 特開平1-235873
全件表示

前のページに戻る