特許
J-GLOBAL ID:200903048701334831
液晶用マトリクス基板の製造方法
発明者:
,
,
出願人/特許権者:
代理人 (1件):
西教 圭一郎
公報種別:公開公報
出願番号(国際出願番号):特願2001-154483
公開番号(公開出願番号):特開2002-350897
出願日: 2001年05月23日
公開日(公表日): 2002年12月04日
要約:
【要約】【課題】 TFTアクティブマトリクス基板などの製造工程で用いるフォトマスクの使用数を低減することができる液晶用マトリクス基板の製造方法を提供する。【解決手段】 ガラス基板1上に2枚のフォトマスクを用いてTFTアクティブマトリクス回路を形成し、その上に表面が平坦な電気絶縁膜であるアクリル系樹脂膜10を形成する。その表面に撥水性樹脂層11を形成した後、その上にフォトレジスト層12を形成し、露光量を調整したマスクでハーフトーン露光を施し、エッチングによりコンタクトホール領域にマトリクス回路に達するコンタクトホール10b,10cと、凹所領域10aとが形成されるようにパターニングする。その上に導電材料を塗布することで画素電極13aをパターニングし、コンタクトホール加工と画素電極パターニングとを1枚のフォトマスクで行う。
請求項(抜粋):
液晶セルを形成するためのマトリクス回路が電気絶縁性基板上に形成される液晶用マトリクス基板の製造方法において、マトリクス回路が形成された電気絶縁性基板上に電気絶縁性合成樹脂材料を塗布して表面が平坦な電気絶縁膜を形成する工程と、電気絶縁膜の表面に撥水性樹脂層を形成する工程と、撥水性樹脂層上にレジスト層を形成し、レジスト層に、予め定めるコンタクトホール領域で未硬化となり、該コンタクトホール領域を除く画素電極形成領域で部分的に硬化し、これら以外の領域で硬化するように露光量を調整したマスクでハーフトーン露光を施す工程と、パターニングされたレジスト層をマスクとしてエッチングして、コンタクトホール領域の電気絶縁膜にマトリクス回路に達するコンタクトホールと、コンタクトホール領域を除く画素電極形成領域で撥水性樹脂層を除去してコンタクトホールに連なる凹所領域とが形成されるようにパターニングする工程と、パターニングされた撥水性樹脂層および電気絶縁膜上に導電材料を塗布して、コンタクトホール内表面および凹所領域に画素電極を形成する工程とを含むことを特徴とする液晶用マトリクス基板の製造方法。
IPC (7件):
G02F 1/1368
, G02F 1/1333 505
, G02F 1/1343
, G03F 7/20 521
, H01L 21/027
, H01L 21/336
, H01L 29/786
FI (7件):
G02F 1/1368
, G02F 1/1333 505
, G02F 1/1343
, G03F 7/20 521
, H01L 21/30 502 P
, H01L 29/78 612 D
, H01L 29/78 627 C
Fターム (59件):
2H090HA03
, 2H090HA05
, 2H090HB06X
, 2H090HB13X
, 2H090HC05
, 2H090HC11
, 2H090HD03
, 2H090LA01
, 2H090LA04
, 2H092GA29
, 2H092HA03
, 2H092JA24
, 2H092JA29
, 2H092JA46
, 2H092JA47
, 2H092KB13
, 2H092KB22
, 2H092KB24
, 2H092MA10
, 2H092MA12
, 2H092MA14
, 2H092MA15
, 2H092MA16
, 2H092NA27
, 2H092PA01
, 5F110AA16
, 5F110BB01
, 5F110CC07
, 5F110DD02
, 5F110EE03
, 5F110EE04
, 5F110EE44
, 5F110FF03
, 5F110FF28
, 5F110FF30
, 5F110GG02
, 5F110GG15
, 5F110GG43
, 5F110GG45
, 5F110HK03
, 5F110HK04
, 5F110HK09
, 5F110HK21
, 5F110HK25
, 5F110HK33
, 5F110HK35
, 5F110HL07
, 5F110HL14
, 5F110HL21
, 5F110HL22
, 5F110NN03
, 5F110NN24
, 5F110NN27
, 5F110NN34
, 5F110NN35
, 5F110QQ01
, 5F110QQ02
, 5F110QQ09
, 5F110QQ19
引用特許:
前のページに戻る