特許
J-GLOBAL ID:200903048717306188

半導体装置およびその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 深見 久郎 (外3名)
公報種別:公開公報
出願番号(国際出願番号):特願平5-002693
公開番号(公開出願番号):特開平6-209084
出願日: 1993年01月11日
公開日(公表日): 1994年07月26日
要約:
【要約】【目的】 コンタクトホール形成時の写真製版工程において重ね合せのずれが生じた場合でも、大きい容量および高い電気的接続の信頼性を有する半導体装置およびその製造方法を提供する。【構成】 シリコン酸化膜6a、6b、6cに形成されたコンタクトホール15bを通じてソース/ドレイン領域5に接するように延在部分9および筒部分10よりなる下部電極層がシリコン酸化膜6a、6b、6c上に直接形成される。この状態で、筒部分10の内周領域には、絶縁膜35が満たされている。この後、シリコン酸化膜6a、6b、6c上を覆うように筒部分10の外周領域のみ選択的にフォトレジストを形成した後、フォトレジストに熱処理が施される。絶縁膜35がエッチング除去される。フォトレジスト32cが除去される。下部電極層9、10を覆うようにキャパシタ誘電体膜を介在して上部電極層が形成される。
請求項(抜粋):
主表面を有する半導体基板と、前記半導体基板の主表面に所定の距離を隔てて形成された1対のソース/ドレイン領域となる第1および第2の不純物領域と、前記第1および第2の不純物領域に挟まれる領域上にゲート酸化膜を介在して形成されたゲート電極を含むワード線と、前記第1の不純物領域に接し、前記半導体基板の主表面上に形成されたビット線と、前記ビット線と前記ワード線を覆い、前記第2の不純物領域の一部表面を露出する開口を有するシリコン酸化膜と、前記開口を通じて前記第2の不純物領域と接し、前記シリコン酸化膜上に直接形成された延在部分と、その延在部分の外周に下端が接し、前記シリコン酸化膜上に直接形成された筒部分とを含む下部電極層と、前記下部電極層を覆うように形成されたキャパシタ誘電体膜と、前記キャパシタ誘電体膜を介在して前記下部電極層を覆うように形成された上部電極層とを備えた、半導体装置。
IPC (2件):
H01L 27/108 ,  H01L 27/04
引用特許:
審査官引用 (4件)
  • 特開平4-304671
  • 特開平4-304670
  • 特開平4-012564
全件表示

前のページに戻る