特許
J-GLOBAL ID:200903048882639787

DPAに対して安全な暗号化

発明者:
出願人/特許権者:
代理人 (1件): 田中 浩 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願2001-178407
公開番号(公開出願番号):特開2002-366029
出願日: 2001年06月13日
公開日(公表日): 2002年12月20日
要約:
【要約】【課題】 固定値を用いてマスクを行うことによって処理速度の向上と必要なRAM領域の削減を実現する。【解決手段】 暗号化装置(300)は、乱数を発生する乱数発生器手段と、乱数に従ってq個の固定値の中の1つを選択する第1の選択器(329)と、乱数に従ってq組の固定テーブルの中の1組を選択する選択器(339)と、を具えている。排他的論理和手段(333)は、固定値と鍵の排他的論理和と入力の排他的論理和をとる。非線形変換手段(334)は、1組の固定テーブルに従って非線形変換を行う。別の暗号化装置(500)は、並列に結合された複数の暗号化部(511、513)と、乱数に従ってその複数の暗号化部の中の1つを選択する選択器(502)と、を具えている。
請求項(抜粋):
排他的論理和手段および非線形変換手段を有する暗号化装置であって、乱数を発生する乱数発生手段と、q個(qは整数)の固定値と、前記乱数に従って前記q個の固定値の中の1つを選択する第1の選択器と、を具え、前記排他的論理和手段は、前記選択された固定値と鍵の排他的論理和と前記排他的論理和手段の入力の排他的論理和をとるものであること、を特徴とする、暗号化装置。
IPC (2件):
G09C 1/00 610 ,  G09C 1/00 650
FI (2件):
G09C 1/00 610 B ,  G09C 1/00 650 B
Fターム (5件):
5J104AA41 ,  5J104AA47 ,  5J104FA00 ,  5J104JA03 ,  5J104NA02
引用特許:
出願人引用 (1件) 審査官引用 (1件)
引用文献:
出願人引用 (1件)
  • Securing the AES Finalists Against Power Analysis Attacks
審査官引用 (2件)
  • Securing the AES Finalists Against Power Analysis Attacks
  • Securing the AES Finalists Against Power Analysis Attacks

前のページに戻る