特許
J-GLOBAL ID:200903049055031368

半導体レーザおよびその製法

発明者:
出願人/特許権者:
代理人 (1件): 河村 洌
公報種別:公開公報
出願番号(国際出願番号):特願平11-364082
公開番号(公開出願番号):特開2001-185812
出願日: 1999年12月22日
公開日(公表日): 2001年07月06日
要約:
【要約】【課題】 p形半導体基板が用いられ、電流ブロック層が活性層の下側に設けられても、段差に伴う活性層への影響を防止し、閾値の低下など電気的特性の優れた半導体レーザおよびその製法を提供する。【解決手段】 p形半導体基板1上にp形第1クラッド層3a、電流ブロック層6順次が設けられている。電流ブロック層6には、ストライプ溝6aが、その側壁が(111)B面になるように形成されている。そのストライプ溝6aにより露出するp形第1クラッド層3aおよび電流ブロック層6の上にp形第2クラッド層3b、活性層4およびn形クラッド層5がそれぞれ順次エピタキシャル成長されるが、活性層4とする半導体層は、ストライプ溝6aの側壁にも堆積され、その堆積厚さtが、ストライプ溝6aによる露出面および電流ブロック層6の平坦面上に堆積される部分の厚さhより小さくなるように形成されている。
請求項(抜粋):
第1導電形半導体基板と、該第1導電形半導体基板の上に設けられる第1導電形第1クラッド層と、該第1クラッド層上に設けられ、ストライプ溝を有する電流ブロック層と、該ストライプ溝により露出する前記第1クラッド層および電流ブロック層の上にそれぞれ設けられる第1導電形第2クラッド層、活性層および第2導電形クラッド層を構成し得る半導体積層部とを有し、前記ストライプ溝の側壁が(111)B面になるように形成されると共に、前記活性層を構成する半導体層は、該ストライプ溝の側壁上にも堆積されることにより、前記ストライプ溝による露出面および前記電流ブロック層の平坦面上にそれぞれ堆積される部分が連続して形成され、かつ、前記ストライプ溝の側壁上に堆積される部分の厚さが、前記ストライプ溝による露出面および前記電流ブロック層の平坦面上に堆積される部分の厚さより薄くなるように形成されてなる半導体レーザ。
Fターム (9件):
5F073AA26 ,  5F073AA74 ,  5F073CA05 ,  5F073CB02 ,  5F073CB19 ,  5F073DA05 ,  5F073DA23 ,  5F073EA07 ,  5F073EA23
引用特許:
審査官引用 (5件)
  • 半導体レーザの製造方法
    公報種別:公開公報   出願番号:特願平4-204687   出願人:沖電気工業株式会社
  • 特開平2-094686
  • 特開平2-056985
全件表示

前のページに戻る