特許

J-GLOBAL ID：200903049161951298

半導体装置の製造方法

発明者： 西田 篤弘 ,  今井 憲次 ,  小島 義功 ,  笹田 一弘 ,  谷本 伸一 ,  井原 良和 ,  小田 真弘
出願人/特許権者： 三洋電機株式会社
代理人 (1件)： 芝野 正雅
公報種別：公開公報
出願番号（国際出願番号）：特願2001-015070
公開番号（公開出願番号）：特開2002-222775
出願日： 2001年01月23日
公開日（公表日）： 2002年08月09日
要約：

【要約】【課題】適切なプリアモルファス化の処理を施すことで、同処理に伴う品質の低下を招くことなく細線効果を抑制することのできる半導体装置の製造方法を提供する。【解決手段】シリコン基板1上に、ゲート酸化膜3、ゲート電極4となるポリシリコン膜を積層形成し、更に、これらゲート酸化膜3及びポリシリコン膜の側壁にスペーサ5を形成する。そして、基板1の上方からn型の不純物を注入することで、ゲート電極4や、ソース領域6、ドレイン領域7を形成する。次に、基板1の上方にシリコン窒化膜10を形成する。更に、このシリコン窒化膜10の上方からイオン(例えばヒ素)を注入することで、これらゲート電極4や、ソース領域6、ドレイン領域7上面をアモルファス化する。

請求項（抜粋）：

半導体装置の導電部となるパターン化された半導体膜にイオンを注入することでこれをアモルファス化した後、同半導体膜に金属化合物を形成する半導体装置の製造方法であって、前記イオン注入に先立ち、前記半導体膜の上方に絶縁膜を形成する工程を備え、同絶縁膜を介して前記イオン注入を行うことを特徴とする半導体装置の製造方法。

IPC (5件)：

H01L 21/28 301 ,  H01L 21/265 ,  H01L 29/43 ,  H01L 29/78 ,  H01L 21/336

FI (7件)：

H01L 21/28 301 D ,  H01L 21/265 Q ,  H01L 21/265 P ,  H01L 21/265 H ,  H01L 29/62 G ,  H01L 29/78 301 G ,  H01L 29/78 301 P

Fターム (21件)：

4M104AA01 ,  4M104BB01 ,  4M104CC05 ,  4M104DD02 ,  4M104DD78 ,  4M104DD81 ,  4M104DD84 ,  4M104EE09 ,  4M104FF14 ,  4M104GG09 ,  4M104HH16 ,  5F040DA00 ,  5F040DC01 ,  5F040EC01 ,  5F040EC07 ,  5F040EC13 ,  5F040EK01 ,  5F040FA05 ,  5F040FB04 ,  5F040FC15 ,  5F040FC19

引用特許：

審査官引用 (1件)

• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平10-179940   出願人：松下電子工業株式会社