特許

J-GLOBAL ID：200903049271357383

シンクロナスDRAM

発明者： 戸田 春希
出願人/特許権者： 株式会社東芝
代理人 (1件)： 三好 秀和 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-242932
公開番号（公開出願番号）：特開平7-098981
出願日： 1993年09月29日
公開日（公表日）： 1995年04月11日
要約：

【要約】【目的】 この発明は、多バンク構成のセルアレイとデータ転送系統との配置構成の最適化、又は/及びバーストデータ転送の高速化を達成し得るシンクロナスDRAMを提供することを目的とする。【構成】 この発明は、複数のセルアレイ1は、それぞれ非同期にアクセスできる複数のバンク1〜4に分割され、それぞれのバンクは、複数のセルアレイを有するm個のブロックに分割され、バンクとの間でデータの入出力がなされるnビットのI/Oバス2は、隣接するバンク間で共通化されて時分割で使用され、隣接するバンク間で共通化されて時分割で使用されるnビットのI/Oバス2は、それぞれのバンクのm個のブロックに対応して、n/mビット毎にm個にグループ化され、それぞれのバンクのそれぞれのブロックは、隣接するセルアレイで共通化されて時分割で使用されるデータバスを介してセルアレイに対応するn/mビットのI/Oバスとの間でデータの入出力が行われて構成される。

請求項（抜粋）：

行列状に配置されたセルからなる複数のセルアレイと、複数のセルアレイとの間で同時にnビットのデータを入出力する複数の入出力(I/O)バスとを有し、複数のセルアレイは、それぞれ非同期にアクセスできる複数のバンクに分割され、それぞれのバンクは、複数のセルアレイを有するm個のブロックに分割され、バンクとの間でデータの入出力がなされるnビットのI/Oバスは、隣接するバンク間で共通化されて時分割で使用され、隣接するバンク間で共通化されて時分割で使用されるnビットのI/Oバスは、それぞれのバンクのm個のブロックに対応して、n/mビット毎にm個にグループ化され、それぞれのバンクのそれぞれのブロックは、隣接するセルアレイで共通化されて時分割で使用されるデータバスを介してセルアレイに対応するn/mのビットI/Oバスとの間でデータの入出力が行われてなることを特徴とするシンクロナスDRAM。

FI (2件)：

G11C 11/34 362 C ,  G11C 11/34 362 Z

引用特許：

審査官引用 (1件)

• 半導体メモリ
  公報種別：公開公報   出願番号：特願平5-248359   出願人：三星電子株式会社