特許
J-GLOBAL ID:200903049273619890

半導体記憶装置

発明者:
出願人/特許権者:
代理人 (1件): 玉村 静世
公報種別:公開公報
出願番号(国際出願番号):特願平7-137394
公開番号(公開出願番号):特開平8-315595
出願日: 1995年05月11日
公開日(公表日): 1996年11月29日
要約:
【要約】【目的】 冗長メモリマットによるチップ専有面積の増加を極力抑えることができる半導体記憶装置を提供する。【構成】 入出力回路(I/O0〜I/O3,I/O4〜I/O7)毎に設けられたメモリアレイ(MRY0,MRY1)に対し、冗長メモリマット(RMAT0,RMAT1)は入出力回路が相違される複数個のメモリアレイ(MRY0,MRY1)の何れかに存在する被救済メモリマットの置き換えが可能にされる。換言すれば、複数個のメモリアレイは冗長メモリマットを共有する。これによって、冗長メモリマットによるチップ専有面積を低減する。
請求項(抜粋):
欠陥に対する被救済単位とされる複数個のメモリマットを含み、夫々固有の入出力回路に接続された複数個のメモリアレイと、救済されるべきメモリマットを代替するための、複数のメモリアレイに共通のグループ化された冗長メモリマットと、救済されるべきメモリマットの動作をメモリアレイ単位で抑止するための抑止手段と、救済されるべきメモリマットに代えて冗長メモリマットの動作を選択する冗長選択手段と、冗長選択手段にて動作選択される冗長メモリマットの接続を当該冗長メモリマットに共通の何れかのメモリアレイの入出力回路に接続制御する入出力回路選択手段と、を含んで成るものであることを特徴とする半導体記憶装置。
IPC (2件):
G11C 29/00 301 ,  G11C 11/413
FI (2件):
G11C 29/00 301 B ,  G11C 11/34 341 C
引用特許:
審査官引用 (3件)
  • 半導体メモリ
    公報種別:公開公報   出願番号:特願平5-206372   出願人:株式会社日立製作所
  • 半導体メモリ
    公報種別:公開公報   出願番号:特願平4-226895   出願人:株式会社日立製作所, 日立デバイスエンジニアリング株式会社
  • 半導体メモリ装置
    公報種別:公開公報   出願番号:特願平4-067807   出願人:日本電気株式会社

前のページに戻る